信号与信息处理综合实验（FPGA部分）指导书_FFT

《信号与信息处理综合实验（FPGA部分）指导书_FFT》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《信号与信息处理综合实验(FPGA部分)》实验指导书实验三用FPGA实现快速傅里叶变换一、实验目的(1)掌握XilinxISE中IPCore的使用方法;(2)初步掌握Xilinx公司的FFTIPCore的使用方法；(3)比较DSP和FPGA实现FFT的异同。二、实验内容(1)按实验指导书所给出的步骤，用XilinxIPCore实现256点的FFT并进行仿真和测试。(2)将所给岀的例子改写为512点的IFFT并进行仿真和测试。三、实验要求按卜•面的说明操作，基木功能实现完成后需经教师或助教验收，并将工作目录压缩后重新命名，命名规则为“组号

2、Jab3.zip(rar)",并分别撰写实验报告，上传到ftp上的"FPGA实验三〃文件夹。四、实验过程说明1、XilinxFFTIPcore使用说明在Xilinx公司的IPCore中，提供两不同的架构:Burst1/0架构和StreamingI/O流水线架构。所谓的Burst1/0是指数据的输入和输出都是突发的，即输入输出是一段一段的而不是连续的；所谓的StreamingI/O流水线架构则是指输入数据和输出数据都是以一定的频率连续不断地进行的。BurstI/O架构厂采用的是时间抽取(DIT)方法,而在StreamingI/O流水线架构

3、下釆用的是频率抽取(DIF)方法。当采用基4分解时，N点FFT共需Iog4(N)级，每一级包含N/4个基4的蝶形图，如果点数N不是4的幕次，则还需要另外一个基2的级。如果采用基2的分解，则共有log2(N)级，每一级包含N/2个基2蝶形。IFFT通过将对应的FFT的相位因了取共轨实现。本实验以StreamingI/O流水线架构为例学习XilinxFFTIPcore的使用方法。StreamingI/O流水线架构示意图如下图所示。这种架构将多个基2的蝶形处理单元排成流水线形式以提供连续的数据处理，每个处理m元冇它自己的存储m元用于存储输入和

4、中间数据。数据数据可以连续输入到流水线的前级，经过一段计算时延，从输岀端连续输岀一个数据块的数据。当然，这种架构也允许在数据块z间添加一段时间的间隔。在scaledfixed-point模式下，数据在每进彳亍一对基2级之后都会进行一次移位，移位次数可以事先根据输入数据范围确定。除了这种模式外，IPcore还提供一种块浮点模式用于改善性能。输出数据可以以比特逆序输出，也可以自然序输出，当采用自然序输出时，需要用到额外的存储资源。Group0Group1IIMemoryMemoryIIIIi<111II*Radix-2Radix-211Ou

5、tputOutputDataIIButterflyButterfly1*1Shuffling与streamingI/O架构不同，BurstI/O以一组蝶形计算单元完成所有运算，其中基4的BurstI/0架构示意图如下图所示。在这种架构下，输入数据分为4块存储到RAM屮，每计算一次蝶形运算，计算结呆仍然存储到这4块RAM屮，直至最后输出。在这种架构下，数据不能连续输入，整个IPcore的工作状态分为数据输入、处理和输出等不同的状态。显然，这种架构占用资源量明显少于StreamingI/O结构，但是处理数据的吞I止量冇限。在不同的配置下，I

6、Pcore对外的接口有一些差别，下面仅对在本实验屮将要用到的部分端口的功能做以下说明：端口名位宽方向描述Xn_re可配输入输入数据实部，与xnindex对应Xn」m可配输入输入数据虚部start1输入启动控制信号，拉高则FFT开始加载数据，可一直置高，此时山IPcore的状态控制加载Fwd」nv1输入1表示FFT,0表示IFFTScalc_sch在不同模式下位宽不同，在StreamingI/O模式下，输入各级移位次数Sclr1输入同步复位信号Clk1输入工作时钟Xk_re可配，scaled模式下同Xnre输入输入数据实部，与xn」nde

7、x对应Xkjm同上输入输入数据虚部Xnindex与点数有关输出Xn所对应的序号Xkindex与点数有关输出Xk所对应的序号RFD1输出加载数据阶段为高Dv1输出输出数据时为高2、实验步骤（1）新建工程；（2）新建FFTIPcoreo命名为fft256,在IP列表中选择Digitalsignalprocessing->transforms->FFTs,选择7•1版本，点击Next,然后点击finish；（3）在按以卜•截图卜•设置参数，然后点击NextiQgiCFastFourierTransformxilinx.com:ipCompon

8、entNameChmnnelsrafft256TransformLength256匸ImplementationOptionsTargetClockFrequency100Range:1..550MHzOA