基于fpga的fft信号处理器的设计与实现

《基于fpga的fft信号处理器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北京工业大学硕士学位论文基于FPGA的FFT信号处理器的设计与实现姓名：白德风申请学位级别：硕士专业：微电子学与固体电子学指导教师：吕长志20080401摘要现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，它结合了微电子技术、电路技术和EDA(E1ectronicsDesi趴Automation)技术。随着它的广泛应用和快速发展，使设计电路的规模和集成度不断提高，同时也带来了电子系统设计方法和设计思想的不断推陈出新。随着数字电子技术的发展，数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字

2、信号处理中的基本运算，发挥着重要作用。而快速傅里叶变换(FFT)算法的提出，使离散傅里叶变换的运算量减小了几个数量级，使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一，因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。本文主要研究如何利用FPGA实现FFl’算法，研制具有自主知识产权的FFT信号处理器。该设计采用高效基．16算法实现了一种4096点FFT复数浮点运算处理器，其蝶形处理单元的基．16运算核采用两级改进的基一4算法级联实现，仅用8个实数乘法器就可实现基一16蝶形单元所需的8次复数乘法运算，在保持处理速度的优势下，比传统的基一16算法

3、节省了75％的乘法器逻辑资源。在重点研究处理器蝶形单元设计的基础上，本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析，研究了FFT算法的选取和优化，并完成了处理器体系结构的设计；在此基础上，以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案，完成了1．2万行I汀L代码编程，并在XILINX公司提供的ISE9．1i集成开发环境中实现了处理器各个模块的RTL设计：随后，以XILINXSpartan一3系列FPGA芯片xc3s1000为硬件平台，完成了整个FFT处理器的电路设计实现。经过仿真验证，本文所设计的FFT处理器芯片运行速度达到了100MH

4、z，占用的FPGA门数为552806，电路的信噪比可以达到50dB以上，达到了高速高性能的设计要求。关键词：快速傅立叶变换；现场可编程门阵列；Ⅵ{DLAbstractFieldPro盯am瑚ableGateArray(FPGA)，asemicustominte蓼atedcircuitintheareaofASIC，haSinte孕atedthetechn0109yofmicro—electroIlic，circuitsandEDA．Withmewidely印plicationandr印iddeVelopment，mescale‘andinte伊ationofeleC仃onicdesi印

5、arebeingeIllarged．111e11memethodandideasofeleC仃onicsysteIIldesi伊areimproVed台omtimetotime．TlleoryaIldtechnologyofdi百talsi印a1processingarewidelyusedinmany6elds，suchauscommumcation，voiceprocessing，computera11dmultimediawithmeadvallcementofdi西talteclul0109y．Discretefb嘶ertr觚sfonn(DFT)playSa11importan

6、troleindi酣alsiganalprocessin甙DSP)ausabasiccalculation．Especially'FastFo研erTransfo册(FFT)alg耐廿1rnreducesnlecalculationquantit弘whichm狄esitmucheasiertoimplement．FFTisth宅’coretechniqueofDSP'sothereiss仃on西ymeoreticala11dpmcticalsi嘶fic趾ceindeVelopingFFTalg嘶thmandimplement．Thepurposeofmispaperisstud姐ngt

7、11ea订thmeticofFFTusingFPGA，anddeVelopingIntellectualPropet)，(IP)onourownbasisofrealtimeFFTsi弘alprocessor-A4096pointofnoating-pointcompleXFFTprocessorispresentl讨in“spap％mebuttemyprocessingunitisiIIlplementedbya11efj[icientrad