基于fpga的fft信号处理器的硬件实现

基于fpga的fft信号处理器的硬件实现

ID:15344016

大小:335.82 KB

页数:4页

时间:2018-08-02

基于fpga的fft信号处理器的硬件实现_第1页
基于fpga的fft信号处理器的硬件实现_第2页
基于fpga的fft信号处理器的硬件实现_第3页
基于fpga的fft信号处理器的硬件实现_第4页
资源描述:

《基于fpga的fft信号处理器的硬件实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、2002年9月沈阳工业学院学报Vol.21No.3第21卷第3期JOURNALOFSHENYANGINSTITUTEOFTECHNOLOGYSep.2002文章编号:1003-1251(2002)03-0045-04基于FPGA的FFT信号处理器的硬件实现党向东(沈阳工业学院信息科学与工程分院,辽宁沈阳110016)摘 要:在分析FFT基42DIF算法流程结构基础上,利用XilinxFoundation的集成电子开发系统设计开发了实时FFT信号处理器,并在Xilinx公司的大规模可编程逻辑器件XC40110XL上实现.全部设计

2、方案采用VHDL描述,提高设计效率.关键词:快速傅立叶变换(FFT);现场可编程门阵列(FPGA);数字信号处理(DSP);硬件描述语言(VHDL)中图分类号:TP274.2TP391  文献标识码:A随着数字技术的飞速发展,DSP已广泛应用在通信、医疗仪器、多媒体和军事等诸多领域.FFT是DSP的核心技术之一,通常由专用集成电路(ASIC)来实现,用于高速信号处理.FPGA具有大量的可编程逻辑单元、可编程IöO单元和丰富的可编程互连线,支持高速操[1]作.集成电路技术的飞速发展,推动了电子系统设计的不断变革.可编程ASIC的

3、出现,使电子产品不仅具有高精度、高集成度和高可靠性,而且具有用户可编程特性,降低设计风险.在系统可编程特性使硬件系统功能象软件一样被实现,设计者可在线修改设计.因此,用FPGA实现DSP的快速算法是可行的.1 系统设计关键技术1.1 算法选择FFT的实质是将较长序列的DFT运算逐次分解为较短序列的DFT运算.序列X(n)的[2]DFT定义为N-1N-12P-jnknkX(k)=∑x(n)eN=∑x(n)w(1)n=0n=0-j2PöNC  其中:W=e,k=0,1,2,⋯,N-1.对于典型的基2FFT(N=2)和基4FFT(N

4、=C4)算法,计算N点FFT需要C级,每级运算的核心是r点(r点为基数)碟形运算.收稿日期:2002-04-12作者简介:党向东(1968—),女,辽宁沈阳人,工学硕士.46沈阳工业学院学报2002年A′=(A+C)+(B+D)2nB′=(A+C)-(B+D)õW(2)nC′=(A-C)-j(B-D)õW3nD′=(A-C)+j(B-D)õW  公式(2)为基42DIF算法的碟形运算表达式,其算法结构如图1所示.式中,A、B、C、D和-j2PöNA′、B′、C′、D′均为复数.W=e.由公式(2)分析,完成一次碟形运算需要进行

5、3次复数乘法和8次复数加法运算.如果采用实数表示则需要进行12次实数乘法和22次实数加法运算.整个变换过程是顺序输入,反序输出.基22DIF碟形运算的复数表达式为A′=A+B(3)PB′=(A-B)õW其算法结构如图1所示.由公式(3)分析,基2碟形单元包含1次复乘2次复加运算.转化为实数表示则要进行4次实数乘法和6次实数加法运算.由以上分析,可知碟形运算由复乘和复加组成.而乘法运算次数是决定FFT运算速度的关键因素.尽管基2算法结构简单,但是N点基22FFT复乘次数为(Nö2)õlog2N,转化为实乘次数为2Nõlog2N;

6、而N点基42FFT所需复乘次数约为(3Nö8)õlog2N,转化为实乘次数为(3Nö2)õlog2N.显然,基42FFT同基22FFT相比节省大约25à乘法次数.在同样的时钟频率下基42FFT运算速度是基22FFT的2倍,因此基42FFT优于基22FFT.在此选择基42FFT.图1 基42FFT、基22FFT碟型运算单元1.2 复乘法器的实现复乘包含实加和实乘两种运算,当参与运算数据位数较多时,加法较乘法所占资源比例是相当小的.为此改进复乘算法,减少实数乘法次数可以节省大量硬件资源.-j2PöN这里的复乘一般是一个复数(xr+

7、ixi)和旋转因子W=e=cosA+isinA相乘,结果仍为一复数(yr+iyi)其计算公式为yr=xrcosA+xisinA(4)yi=xrcosA-xrsinA  显然,由式(4)完成一次复乘要进行4次实乘和2次实加运算.为减少乘法次数,将式(4)做以下改进变换:yr=(xi-xr)sinA+xr(sinA+cosA)(5)yi=(xi+xr)cosA-xr(sinA+cosA)  由式(5)分析,完成一次复乘需进行3次实乘和5次实加,较式(4)减少一次实数乘法运第3期      党向东:基于FPGA的FFT信号处理器的硬

8、件实现47算.1.3 系统设计系统结构框图如图2所示,并具有如下特点:(1)采用补码运算,成组算法.(2)输入、输出数据为16位复数,旋转因子亦采用16位复数.(3)变换序列长度N=256.(4)内置双端口RAM,用于存储输入数据x(n)及每次碟形运算后的中间结果.(5)旋转

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。