实验1:实验平台操作基础

实验1:实验平台操作基础

ID:45792143

大小:429.52 KB

页数:10页

时间:2019-11-17

实验1:实验平台操作基础_第1页
实验1:实验平台操作基础_第2页
实验1:实验平台操作基础_第3页
实验1:实验平台操作基础_第4页
实验1:实验平台操作基础_第5页
资源描述:

《实验1:实验平台操作基础》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、实验1实验平台操作基础1>实验目的1)了解实验平台的组成和各个模块的原理和功能;2)熟悉实验平台的操作;3)预习接下來的四个实验,熟悉实验中的基本操作;4)准备其余实验的记录表格。2、实验内容1)认识实验平台上各个模块;2)观察实验2中PCM重建电压的波形;3)观察实验3屮ASK调制和解调的信号波形;4)观察实验4中BPSK调制后的信号波形;5)观察实验5屮的发送和接收数据。3>实验原理3.1实验平台组成此通信与网络试验平台主要包含以下儿个部分:电源模块、FPGA模块、PCM模块、PAM模块、DDS模块、BPSK传输模块、ARM

2、控制模块和LCD显示屏等,每部分的详细内容在下面会有说明,试验平台的板图如下所示:皿90(30*^*3)OCT3・1・1、现场可编程门阵列(FPGA)FPGA采用Altera公司的Cyclone®IVE系列的EP4C75,包含7.5万个逻辑单元、305个M9K存储器模块、2,745Kbits存储器总容量、200个18x18乘法器、4个PLL、426个最大用户I/O。3.1.2、闪存(FLASH)Flash采用EPCS64N芯片,用于AS口下载程序后存储程序,使FPGA芯片断电重启后能够重新加载程序。另外,FLASH芯片还可以用编

3、程器写入固定数据,例如查找表格、语音信号灯数据,这样就可以用FPGA控制读功能,实现对固定存储器的读功能。3.1.3、直接数字频率综合(DDS)直接数字频率综合(DDS)釆用芯片AD9850。直接数字频率合成石一种由一个高稳定度和准确度的标准参考频率源,长生千百万个具有同一频率稳定度和准确度的信号的技术,它具有模拟频率合成器难以比拟的优点,是简化和改善频率合成技术的有力工具。其主要优点有:(1)频率转换快:DDS频率转换吋间段,一般在纳秒级;(2)分辨率高:大多数DDS可提供的频率分辨率小于1Hz,许多小于0.001Hz,有些甚

4、至还要小,AD9850的频率分辨率在125MHz的参考时钟下,频率分辨率为0.0291Hz;(3)合成范围宽:AD9850可以产生0.03Hz到62.5MHz的频率输岀(参考时钟为125MHz);(4)信号纯度高;(5)可控制相位:DDS可方便地控制输出信号的相位,在频率变换时也能保持相位连续,在所有的频率合成技术中,这个特点是DDS所独有的。应用AD9850的原理图见图XXXoGNDDACRSETANALOGOUTANALOGINCLOCKOUTCLOCKOUT1-BITx8-BITSx40LOADS5LOADSFREQUEN

5、CY,PHASE,ANDCONTROLDATAINPUTAD9850共包含5字节(40bits)控制码,它提供5bit的数控相位调制,能使输出相位以180°、9045°、22.5°、11.25域是它们任意组合的增量改变;提供32bit频率控制字。AD9850的输出频率Fout,参考时钟CLKIN以及频率控制字APhase的关系满足下式;厂_APhasexCLKINFout=232其中频率控制字APhase为32bit控制字的值。AD9850的数据输入模式分为两种:并行输入模式和穿行输入模式。在并行输入模式的情况下,模式控制码为

6、“00”,由数据输入端(D0~D7)每次8bit—次输入频率控制字。在串行输入模式的情况下,模式控制码为“11”,由数据输入端D7每次lbit—次输入频率控制字。因为AD9850的输出时取样信号,它的输出频谱遵循奈奎斯特抽样定理,它的输出频谱应该包括基木脉冲谐波谱,所以AD9850的输出后会接低通滤波器,从而得到更好的正弦波。3.1.4、PCM编解码芯片PCM编解码功能采用芯片TP3070来实现。TP3070内部的主要功能为实现PCM编解码,运用了先进的开关电容技术,在发送端进行带通滤波处理,在接收端进行低通滤波处理。在PCM编

7、码方面可以选用A律或p律,并采用了传统的穿行PCM接口,使主频能够达到4.096MHz。TP3070芯片内部的主要功能电路框图如下图:其中待编码信号从VFxI口输入,经过滤波电路之后,进入编码模块(ENCODER),之后从发送端(DxO、Dxl)发送出去,在本实验平台中,其信息将接入到FPGA芯片中进行处理。与编码模块相对应的便是解码模块,从接口DrO、DrI输入已经编码完成的PCM信号处理存储到寄存器(RXREGISTER)中,进行滤波处理后从接口VFrO输出。芯片中的其他主要接口分为以下儿个部分:(1)FSx、FSr为数据发

8、送、接收部分帧同步时隙信号(2)BCLK、MCLK为位时钟(bitclock)信号及接收部分主时钟信号;(3)CCLK、CO、Cl为时钟及芯片参数配置输入接口;芯片TP3070正常工作前,需要进行工作参数设置,其中比较关键的几个参数设置为:(1)主时钟(MCLK

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。