欢迎来到天天文库
浏览记录
ID:45757968
大小:1.70 MB
页数:36页
时间:2019-11-17
《SOPC实验指导书1》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、SOPC实验指导书钮文良韩玺编著北京联合大学信息学院2007年12月6日第1章SOPC实验系统介绍1.1系统硬件平台设计1.2系统软件实验开发1.3SOPC系统实验介绍第2章SOPC基本概念与基本原理2」SOPC技术2.2基于FPGA嵌入IP软核的SOPC系统2.3第3章3.13.23.33.43.53.63.73.83.93.103.113.123.133.14误误误误误误误误误误误误误错错错错错错错错错错错错错3378101011131414未定义书签。未定义书签。未定义书签。未定义书签。未定义书签。未定义书签。未定义书签。未定义书签。未定义书签。
2、未定义书签。未定义书签。未定义书签。未定义书签。SOPC设计SOPC设计开发案例Nios控制LED实验构建比较复杂的NiosII系统实验SOPC下I1C/OSII操作系统移植实验NiosII控制下的UART串行接口通信实验底板8x8点阵LED图形实验VGA&SVGA接口显示器彩条信号发生器实验……按键控制数码管计数器实验信号发生器设计实验底板键盘控制SOPC实验板数码管实验4位按键控制下的LED、数码管SOPC计数实验基于SOPC的128*64LCD显示实验基于SOPC的20*2LCD显示实验基于SOPC的步进电机实验SOPC/MCU/ARM联机设计实
3、验ZSOPC部分.…第1章SOPC实验系统介绍多功能数字实验系统采用模块化设计,分为SOPC、ARM、MCU、DSP四个部分,整个实验系统涵盖了绝大多数本科教学实验的内容,各个模块Z间可以自由组合,通过使能信号分时使用底板资源,使得该实验系统具有很高的灵活性和通用性。本文主要介绍SOPC(片上可编程系统)模块部分。SOPC模块的核心芯片采用Altera公司Cyclone系列EP1C6Q240C8,此型号FPGA包含5980个逻辑单元,相当于10万门级,片內有80KRAM,2个增强型锁相环。本模块的外围电路资源丰富,并留有A、B、C三条总线接口可以连接并
4、使用项目底板上的资源,同时也可以作为用八扩展之用。同时,以此侦件平台为基础,可以进行现有的人多数数字电路的设计、仿真与验证,包括IP软核的设计与验证,木模块也能进行基于NiosII处理器的SOPC系统的设计。对于木科阶段,英至研究生阶段的学生,木模块都能很好的支持比较复杂的SOPC系统的学习、实践与自行设计。用户可以利用Altera公司提供的QuartusII软件,使用VHDL或VerilogHDL等硕件描述语言,原理图输入等多种方式,进行数字电路的设计,也可以结合NiosIIIDE软件进行SOPC系统的软峡件协同设计。本模块配套给出了跑马灯程序实验,
5、uC/OS操作系统移植实验,冷口通信实验,底板点阵LED动态绘图实验,SVGA&VGA接口显示器彩条信号发生器实验,按键控制数码管实验,信号发牛器实验,底板键盘控制数码管显示实验等儿个SOPC系统设计的实例,可以作为学牛入门SOPC系统设计的指导,学生也可以在此基础上设计更加复杂、更加综合的SOPC系统。本模块所设计的SOPC系统是基于NiosII32位嵌入式处理器软核。NiosII是一个用户可配置的通用RISC嵌入式处理器软核,使用32位的指令集结构(ISA),完全与二进制代码兼容,它是建立在第一代16位Nios处理器的基础上的,定位于广泛的嵌入式应
6、用。NiosII处理器系列包括了三种内核快速的(NiosII/f)、经济的(NiosII/e)和标准的(Nios11/s),每种都是针对不同的性能范围和成本而设计。在主芯片上所使用的NiosII软核中,经济型占用约600个LE,标准型占用约1200-1400个LE。用户可以从三种处理器以及超过60个的IP核中根据系统要求选择合适的组件,NiosII系统为用户提供了最基本的多功能性,可以以此來创建一个最适合需求的嵌入式系统。使用NiosII处理器是现代IT业的流行,它所具备的优点和特性可以使用户根据需要來调整嵌入式系统的特性及成本,使得产品快速推向市场,
7、扩展产品的生命周期,并月•避免处理器的更新换代。L1系统硬件平台设计本模块的外I韦I电路有电源管理电路、4位按键、4位LED显示、串行通信接口电路、USB接口电路、VGA接口电路、时钟电路、复位电路、SDRAM、网口等,此外还预留了部分10接至A、B、C三条总线接口上,可以使用底板资源,也可以作为进一步的系统扩展Z用。本模块的基本布局图如图1・1所示。具体说明如下:主芯片:采川Altera公司Cyclone系列的FPGA:EP1C6Q240C8芯片,该芯片逻辑资源包含5980个逻辑单元(LE),2个增强型PLL,80Kbit片内RAM。内部的锁相环电路
8、具有时钟合成功能,内部实际运行的时钟可以不同于输入的吋钟频率,EP1C6还可以通过内建的专用接
此文档下载收益归作者所有