电子工程系实验指导书_SoPC系统开发

电子工程系实验指导书_SoPC系统开发

ID:46249349

大小:1.26 MB

页数:28页

时间:2019-11-22

电子工程系实验指导书_SoPC系统开发_第1页
电子工程系实验指导书_SoPC系统开发_第2页
电子工程系实验指导书_SoPC系统开发_第3页
电子工程系实验指导书_SoPC系统开发_第4页
电子工程系实验指导书_SoPC系统开发_第5页
资源描述:

《电子工程系实验指导书_SoPC系统开发》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、SoPC系统开发实验指导书《SoPC系统开发》是电子信息工程(嵌入式系统工程方向)必修课,是以《数字电路》,《程序设计基础(C语言)》和《数字系统设计》为先导课程,为后续课程的实施,以及参加工作或者继续深造奠定基础的课程,也是一门实践性很强的课程。通过这门课稈的学习,使学牛熟练掌握SoPC系统开发的基木理论和基木方法;掌握SoPC系统开发的实践方法,获得实践技能的基本训练;培养学生分析问题和解决问题的能力,深化和扩展对课程内容的理解。本门课程理论内容包括:SoPC设计绪论,SoPC硬件设计流程,SoPC软件

2、设计流程,相关EDA工具,NiosII体系结构,Avalon总线规范等。实践内容包括:片上最小系统、片外SDRAM、PIO输出—LED.PIO输入一中断.IntervalTimer和基于SoPC的USB画笔设计与实现等。本实验指导书旨在对《SoPC系统开发》课程的实验进行规范,内容包括:实验目的和要求、设备或环境、实验原理、实验内容等。学生可遵照本实验指导书内容完成相应实验并提交实验报告。设备与工具这章主要介绍本实验指导书中会用到的硬件设备。DE2-115FPGA开发板概述DE2系列平台一直位居于国内外FP

3、GA教育开发平台的领先地位。因其拥有适应各种应用需求的丰富接口及工业等级的设计资源,成为全球1000所名校实验室屮的首选。延续DE2系列开发平台Z领先和成功,搭载CycloneIVE芯片之DE2-115开发平台,不仅提供客户一个低功耗,丰富逻辑资源,大容量存储器以及DSP功能的选择,而且搭配了丰富的外围接口,以满足对移动视频、语音、数据接入及高品质图像的开发需求。二、使用说明DE2-115开发板包括以下硕件资源:•AlteraCyclone®IV4CE115FPGA器件•Altera系列配置-EPCS64•

4、板上USBBlaster用于编程,同时支持JTAG模式和AS模式•2MBSRAM•2片64MBSDRAM•8MB闪存•SD卡插槽•4个按钮开关•18个滑动开关•18个红色LEDs•9个绿色LEDs•50MHz品振提供给时钟源•24-bitCD■品质声道CODEC带有线路输入,线路输出和麦克风输入接口•VGADAC(8-比特高速三通道DACs)带有VGA输出接口•TV解码器(NTSC/PAL/SECAM)和TV输入接口•2千兆以太网PHY带RJ45连接器•带有A类和B类USB接口的USB主从控制器•RS-23

5、2收发器和9针连接器•PS/2鼠标/键盘接口•IR收发器•2个SMA接头,用于外部时钟输入/输出•1个40-pin扩展口,带二极管保护•1个HSMC连接器•16x2LCD模组该开发板使用说明请参见《DE2-115UserManualk实验一:片上最小系统和片外SDRAM一、目的和要求1、完成基于Qsys的片上最小硬件系统设计2、完成基于SBT的软件开发流程(HelloWorld!)3、在片上最小系统基础上添加SDRAM二、设备或环境DE2-115FPGA开发板三、实验原理利用Qsys搭建最小硬件系统(NIO

6、SIICPU、JTAGUART、SYSTEMID>On-ChipMemory),应用SBT创建HelloWorld!模板的软件工程,在DE2-115FPGA开发板上系统软硬件能够正常运行。四、实验内容1、小系统硬件设计(1)创建Quartus工程,工程存放路径及工程名可自行定义(不要包含中文)。Device配置如下图所示。DeviceSelectthefamiyanddeviceyouwanttotargetforcompiabon.DevicefemilyFamily:CydoneIVEDevices:A

7、lTargetdeviceAutodeviceselectedbytheFitterQSpecificdeviceselectedin'Avaiabledevices'list(*)Other:n/aPackage:Pmcount:Availabledevices:MigrationcompatibilityMigrationDevices...0migrationdevicesselectedCompaniondeviceHardCopy:[0LimitDSP&RAMtoHardCopydeviceres

8、ourcesC^cd(2)新建顶层原理图文件(文件名与工程名一致),并保存,如下图所示。Z4New(3)单击Tools->Qsys->ComponentLibrary->EmbeddedProcessors->NiosIIProcessor,配置如下图所示。单击finisho(4)单击ComponentLibrary->InterfaceProtocols->Serial->JTAGUART,配置如下图所示,单击

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。