欢迎来到天天文库
浏览记录
ID:45077638
大小:427.00 KB
页数:32页
时间:2019-11-09
《QuartusII应用向导问题总结与解答》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、EDA技术实用教程第4章QuartusII应用向导Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.CPLD/FPGA的VHDL设计的基本流程是什么?为什么需要建立工程,为什么建立了工程后还不能编译成功?为什么分VHDL输入和原理图输入?如何实现VHDL输入和原理图输入的切换(创建元件符号)?如何区分RTL原理图和工程原理图输入?发现错误要如何解决?为什么要经常进行全程编译?引脚列表是什
2、么?为什么要进行引脚连接?为什么要使用嵌入式逻辑分析仪?嵌入式逻辑分析仪是什么?它的使用步骤如何?Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.时序仿真VHDL仿真器CPLD/FPGA的VHDL设计的基本流程是什么?设计输入原理图HDL文本综合FPGA/CPLD适配器FPGA/CPLD编程下载器FPGA/CPLD器件和电路系统功能仿真a基于FPGA的VHDL设计流程图Evaluati
3、ononly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.设计输入VHDL输入和原理图输入综合(全程编译)(语法)生成RTL级描述功能仿真和时序仿真(理论)适配和下载(硬件实现)硬件功能调试前期功能设计与开发硬件bug的发现和修补SIGNALTAP的使用硬件功能的发展和升级中期功能设计与开发FPGA各设计流程的关系与涉及的操作步骤Evaluationonly.CreatedwithAspose.Slidesfo
4、r.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.为什么需要建立工程,为什么建立了工程后还不能编译成功?工程是不同的数字系统设计作品的装载物。在QuartusII中以工程作为设计的独立单位。工程中有顶层设计文件和底层设计文件,其关系是调用和被调用的关系,如同电路板和元件的关系。由设计者自行决定电路板上放什么元件。例:交作业时,老师需要上交计数器电路板(工程-计数器),上交了ROM电路板(工程-ROM)就为交错作业。工程(工程文件夹名)、顶层设计文件和VHDL输入(原理
5、图输入)的文件名需要一一对应(相同),否则会出错。自顶而下设计流程和自底而上的设计流程。Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.4.1基本设计流程图4-1选择编辑文件的语言类型,键入源程序并存盘4.1.1建立工作库文件夹和编辑设计文件Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Cop
6、yright2004-2011AsposePtyLtd.4.1基本设计流程图4-2利用“NewPrejectWizard”创建工程cnt104.1.2创建工程Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.4.1基本设计流程图4-3将所有相关的文件都加入进此工程4.1.2创建工程Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5Clien
7、tProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.4.1基本设计流程图4-4选择目标器件EP2C5T144C84.1.2创建工程Evaluationonly.CreatedwithAspose.Slidesfor.NET3.5ClientProfile5.2.0.0.Copyright2004-2011AsposePtyLtd.为什么分VHDL输入和原理图输入?在QuartusII中,VHDL输入和原理图输入都能完成FPGA的设计,他们的地位是均等的。两种输入之间可以互相转换和互相调用,两者仅
8、为表述形式的不同,其结果都能形成RTL级描述。在VHDL输入中的元件例化,就是文字表述的原理图输入。在原理图中的元件符号,就是封装好的VHDL输入元件,此元件还需要对应的VHDL输入文件给出其功能,才能在原
此文档下载收益归作者所有