第4章(存储器)

第4章(存储器)

ID:44959177

大小:1.45 MB

页数:33页

时间:2019-11-06

第4章(存储器)_第1页
第4章(存储器)_第2页
第4章(存储器)_第3页
第4章(存储器)_第4页
第4章(存储器)_第5页
资源描述:

《第4章(存储器)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第4章内部存储器——目录4.1存储系统概述4.2内部存储器的作用及其分类内存的作用、内存的分类内存的主要技术指标4.3半导体存储器的组成及工作原理随机存储器RAM、只读存储器ROM、内部存储器的组成4.4RAM的基本工作方式4.5内存模组与基本结构逻辑Bank与芯片容量表示方法内存条(模组)的结构及工作原理14.6主流内存条介绍FPMDRAM、EDODRAM、SDRAM、DDRSDRAM、DDR2SDRAM、Rambus几种常见内存带宽比较内存接口类型4.7内存相关技术内存双通道内存技术内存参数的及优化化内存技术规范及标注格式第4章内部存储器——目录24

2、.1存储系统概述——存储体系存储系统——是计算机的重要组成部分,用来存储计算机工作需要的信息(程序和数据)的部件,构成计算机的信息记忆功能。存储器可分为两大类:内部存储器和外部存储器。内部存储器↑外部存储器↓微机存储系统的层次结构34.2内部存储器的作用及分类——作用内存储器均为半导体存储器; 外存储器有磁性存储器、光存储器和半导体存储器三种。内存的作用:运行程序; 暂存常用的程序、数据; 与外存储器、外设交换数据的缓冲存储。中央处理器接口总线内存储器外存储器44.2内部存储器的作用及分类——分类半导体存储器随机存储器(RAM:RandomAccessMe

3、mory)只读存储器(ROM:ReadOnlyMemory)闪烁存储器(FlashMemory)动态存储器(DRAM)静态存储器(SRAM)可擦除可编程只读存储器(EPROM)电可擦除可编程只读存储器(EEPROM)可编程只读存储器(PROM)DRAM(DynamicRAM)——用作主存储器SRAM(StaticRAM)——用作Cache、寄存器PROM(ProgrammableROM)——早期用作计算机只读存储器EPROM(ErasablePROM)——早期用作计算机只读存储器EEPROM(ElectricallyEPROM)——现在用作计算机只读存储器

4、FlashMemory——现在用作计算机只读存储器54.2内部存储器的作用及分类——内存的主要技术指标存储容量:存储器可以容纳的二进制信息量称为存储容量。以字节(B:Byte)为单位。1KB=210=1024B 1MB=220=1024KB=1,048,576B 1GB=230=1024MB=1,048,576KB=1,073,741,824B速度:读取时间=存储器从接收读出命令到被读出信息稳定在MDR(MemoryDataRegister)的输出端为止的时间,一般单位为ns(10-9秒)。DRAM芯片:一般为几十ns。目前由DRAM芯片构成的内存条(模块

5、):突发传送模式下读写速度可以达到2ns。如DDR400连续读取的极限速度为2.5ns。SRAM芯片:几个~十几ns。带宽:(存储器位数/8)X读取速度峰值,单位为MB/s。64.2内部存储器的作用及分类——内存的主要技术指标错误校验:内存在读写过程中检测和纠正错误的能力,常用的错误校验方式有Parity、ECC。奇偶校验(Parity):每个字节增加一位,共9位,增加的一位用于奇校验或偶校验。只有检错能力。ECC(ErrorCheckingandCorrecting):一般每64位增加8位。由于差错控制。ECC的功能不但使内存具有数据检错能力,而且具备了

6、数据纠错功能,ECC可以纠正存储器访问的绝大多数错误。关于SPD(SerialPresenceDetect):用1个小容量EEPROM芯片,记录内存的速度、容量、电压与行、列地址带宽等参数信息。当开机时PC的BIOS将自动读取SPD中记录的信息,以完成正确的硬件参数设置(如外频、读取时间、及各种延时)。SPD芯片74.3半导体存储器的组成及工作原理——SRAMSRAM工作原理SRAM基本存储电路单元:双稳态触发器,8个双稳态触发器集成为一个字节的存储单元(寄存器),多个存储单元集成为存储器芯片,多片存储器芯片组成存储器模块。CPDQD0Q0DQD1Q1DQ

7、D2Q2DQD3Q3DQD4Q4DQD5Q5DQD6Q6DQD7Q7D0~D78位R/W读/写E使能8位8位8位8位R/WD0~D7E0E1E2E384.3半导体存储器的组成及工作原理——SRAMSRAM芯片:内部由存储矩阵、地址译码器、存储控制逻辑和I/O缓冲器组成。A0~AM-1:地址线D0~DN-1:数据线RD/WR:读写控制OE:输出允许(OutputEnable)CE:片选(ChipEnable)R/WOECEAiDiXX0XX001写地址写数据111读地址读数据无操作写读地址译码器...存储阵列...双向缓冲器...控制逻辑D0D1DN-1RD

8、/WROECE...A0A1AM-1将M条地址线译码,产生2M条输

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。