第5章 存储器

第5章 存储器

ID:44959008

大小:128.50 KB

页数:22页

时间:2019-11-06

第5章 存储器_第1页
第5章 存储器_第2页
第5章 存储器_第3页
第5章 存储器_第4页
第5章 存储器_第5页
资源描述:

《第5章 存储器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、学习要点存储器的作用及分类RAM和ROM的基本结构及工作原理CPU与存储器的接口及应用高速缓冲存储器及虚拟存储器存储器系统的体系结构第5章存储器1第5章5.1存储器概述5.1.1存储器的作用(1)存储程序和数据(2)输入/输出设备可通过DAM方式与存储器直接交换数据(3)存放共享数据2第5章5.1.2存储器的分类1.按存取方式分类(1)随机存取存储器(2)只读存储器(3)顺序存取存储器(4)直接存取存储器(5)相联存储器3第5章2.按存储介质分类(1)半导体存储器(2)磁表面存储器(3)光存储器4第5章3

2、.按存储器在系统中的作用分类(1)高速缓冲存储器(2)主存储器(3)辅助存储器4.按信息的可保存性分类为易失性存储器非易失性存储器。5第5章5.2半导体存储器半导体存储器是目前微机系统最常用的存储器,具有存取速度快、集成度高、功耗低、价格便宜等特点,适于作为主存储器。5.2.1半导体存储器的性能指标及分类方法1.半导体存储器的性能指标(1)存储容量半导体存储器的存储容量一般可表示为:存储容量=存储器单元数×每单元二进制位数换算关系为:1KB=1024B;1MB=1024KB1GB=1024MB;1TB=1

3、024GB6第5章(2)存取速度用存取时间和存取周期来衡量。存取时间是指启动一次存储器操作到完成该操作所用的时间;存取周期是指连续两次独立的存储器操作之间的最小时间间隔。存取周期略大于存取时间,其差别与存储器的物理实现方法有关。(3)可靠性可靠性指存储器对电磁场及温度等变化的抗干扰性。半导体存储器由于采用大规模集成电路结构,可靠性高,平均无故障时间为几千小时以上。7第5章(4)功耗功耗指每个存储单元所消耗的功率,单位为μW/单元,或用每块芯片总功率来表示功率,单位为mW/芯片。(5)价格存储器价格常用每位

4、价格来衡量,设存储器容量为S,总价格为C,则每位价格为P=S/C。通常主存储器的价格较高,辅助存储器的价格则低得多。8第5章2.半导体存储器的分类按器件原理分为双极型存储器和MOS型存储器;按存取方式分为随机存取存储器RAM和只读存储器ROM;按存储原理分为静态存储器(SRAM)和动态存储器(DRAM);按信息传送方式分为并行存储器和串行存储器。近年来推出闪速存储器,特点是既具有RAM的易读易写、体积小、集成度高、速度快等优点,又具备ROM断电后信息不丢失等优点。9第5章5.2.2只读存储器(ROM)RO

5、M只能读出不能写入,一般存放固定的系统程序,如监控程序、BIOS程序等,只要接通电源,这些程序就能自动地运行。根据编程方式、存储单元结构和生产工艺的不同,ROM可分成掩膜只读存储器(MROM)、可编程只读存储器(PROM)、光可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(E2PROM)、闪速存储器等。10第5章5.2.3随机存取存储器(RAM)RAM可分为双极型和MOS型。在存取速度和价格上,双极型存储器比MOS型存储器高。MOS型存储器分为静态MOS存储器(SRAM)和动态MOS存储器

6、(DRAM)。SMOS存储器采用双稳态触发器保存信息,只要不断电信息就不会丢失;DMOS存储器利用电容保存信息,使用时只有不断地给电容充电才能保持信息。SRAM的集成度较低,功耗也较大;DRAM的集成度较高,功耗低。11第5章5.3存储器与CPU的接口5.3.1存储器容量的扩展双列直插式存储器芯片容量是有限的,一个存储体要由一定数量的芯片构成。根据存储器总容量和选定的存储芯片容量,可计算出总的芯片数,即:总片数=总容量/芯片容量。如存储器总容量为8KB(8K×8位),若选用2114(1K×4位),需要的芯

7、片数为:(8K×8位)/(1K×4位)=16片12第5章5.3.2存储器的寻址为保证CPU能正确寻址存储体中的所有存储单元,可通过地址译码实现片选,通常有以下三种方法。(1)线选法(2)全译码法(3)局部译码法13第5章5.4高速缓冲存储器高速缓冲存储器Cache是一种存储空间较小、存取速度很高的存储器,位于CPU和主存之间,存放CPU频繁使用的指令和数据。Pentium微处理器Cache的大小为256KB或512KB,片内Cache容量为16KB,有8KB是数据Cache,另有8KB为指令Cache,P

8、entium微处理器可同时访问指令Cache和数据Cache。Cache由SRAM组成,工作速度快,但价格昂贵。14第5章5.4.1高速缓冲存储器原理Cache位于主存和CPU之间,主存和Cache存储区划分成块,两者之间以块为单位交换信息。管理这两级存储器的部件是Cache控制器。若数据在Cache中,CPU对Cache进行读写操作称为“命中”。读操作时CPU可直接从Cache中读取数据,不涉及主存;写操作时需改变Cache

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。