数字逻辑第一次实验报告-模板n

《数字逻辑第一次实验报告-模板n》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、《数字电路与逻辑设计》实验报告数字逻辑实验报告（1）数字逻辑实验1一、系列二进制加法器设计50%二、小型实验室门禁系统设计50%总成绩评语：（包含：预习报告内容、实验过程、实验结果及分析）教师签名姓名：学号：班级：CS指导教师：计算机科学与技术学院32/32《数字电路与逻辑设计》实验报告2018年5月22日数字逻辑实验报告系列二进制加法器设计预习报告32/32《数字电路与逻辑设计》实验报告一、系列二进制加法器设计1、实验名称系列二进制加法器设计。2、实验目的要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”

2、软件的虚拟仿真功能来检查电路设计是否达到要求。通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。3、实验所用设备Logisim2.7.1软件一套。4、实验内容对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体内容如下。（1）一位二进制半加器设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。（2）一位二进制全加器设计一个一位二进制全加器，电路有三个

3、输入A、B和Ci，两个输出S和Co。输入A、B和Ci分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。（3）串行进位的四位二进制并行加法器用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A=A3A2A1A0、B=B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S=S3S2S1S0和Co为本位和和向高位的进位。32/32《数字电路与逻辑设计》实验报告（4）先行进位的四位二进制并行加法器利用超前进位

4、的思想设计一个先行进位的四位二进制并行加法器，电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A=A3A2A1A0、B=B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S=S3S2S1S0和Co为本位和和向高位的进位。（5）将先行进位的四位二进制并行加法器封装成一个组件并验证它的正确性将设计好的先行进位的四位二进制并行加法器进行封装，生成一个“私有”库元件并验证它的正确性，以便后续实验使用，封装后的逻辑符号参见图1-1所示。S3S2S1S0C4四位二进制并行加法器C0A3A2A1A

5、0B3B2B1B0图1-1“私有”的先行进位的四位二进制并行加法器5、实验方案设计（1）一位二进制半加器的设计方案根据题意可以列出真值表：表1半加器真值表由真值表可以写出化简后的输出表达式：S=AB+ABC=AB其逻辑电路如下图所示：32/32《数字电路与逻辑设计》实验报告图1-2一位二进制半加器（2）一位二进制全加器的设计方案全加器是一个能对两个一位二进制数及来自低位的“进位”进行相加，产生本位“和”及向高位“进位”的逻辑电路。由此可知，该电路有3个输入变量，2个输出函数。设被加数、加数及来自低位的“进位”分别用Ai、Bi及Ci-1表示，相加产生的“和”

6、及“进位”用Si和Ci表示。根据二进制加法运算法则可列出全加器的真值表，如表2所示。表2全加器真值表AiBiCi-1SiCi经化简后的输出函数表达式为：Si=Ai⊕Bi⊕Ci-1Ci=Ai⊕BiCi∙AiBi其逻辑电路图如下图所示：32/32《数字电路与逻辑设计》实验报告图1-3一位二进制全加器（3）串行进位的四位二进制并行加法器的设计方案利用（2）中的逻辑电路实现串行进位的四位二进制加法器，其高位的“和”依赖与来自低位的进位输入。逻辑电路如下图所示：图1-4串行进位的四位二进制并行加法器（4）先行进位的四位二进制并行加法器的设计方案定义Gi=AiBi为进

7、位产生函数，定义Pi=Ai⊕Bi为进位传递函数。将Gi和Pi代入全加器的“和”及“进位”输出表达式，可得到：Si=Pi⊕Ci-1Ci=PiCi-1+Gi四位二进制并行加法器各位的进位输出函数表达式分别为：C1=P1C0+G1C2=P2C1+G2=P2P1C0+P2G1+G2C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G332/32《数字电路与逻辑设计》实验报告C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4其逻辑电路图如下图所示：图1-5先行进位的四位二进制并行加法器（5）封装先行进位的四位二进

8、制并行加法器电路对“第4步”完成的电路进行封装，然后对它设计的正确