于朝旭论文（精品）

《于朝旭论文（精品）》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、基于DSPBuiIder的FIR滤波器的设计与实现摘要：现场可编程门阵列(FPGA)器件以其灵活的可配置特性，可以很好地解决并行性和速度问题而广泛应用于数字信号领域，但使WVHDLVerilogHDL语言进行设计的难度较大。提出了一种采用DSPBuilder实现冇限冲激响应滤波器的设计方案，并以一个16阶低通FIR数字滤波器的实现为例，设计并完成软硬件仿真与验证。结果表明，该方法简单易行，能满足设计要求。关键词：有限冲激响应滤波器；现场可编程门阵列；DSPBuilderDesignandimplementationoffiniteimpul

2、seresponse(FIR)filterbasedonDSPBui1derAbstract:Inthefieldofdigitalsignalproccssing,fieldprogrammablegatearray(FPGA)designisoneofthemostimportantmethodsforitsfeatureofreconstructionandISP・Itiswidelyusedforexcllentlysolvingtheproblemofparallelandspeed・Usingamoderndevelopment

3、technologyofDSP(DSPBuilder)implementationforexample,theFPGAdesign,whichwasverifiedinthedigitalsignalprocesscircuitofan16-orderFIRfilterwasmainlypresented.Keywords:FTRfi1ter;FPGA;DSPBuilder1引言FIR数字滤波器在数字信号处理的各种应用中发挥着十分重要的作用，它能够提供理想的线性相位响应，在整个频带上获得常数群吋延，从而得到零失真输出信号，同吋它可以采用十分

4、简单的算法予以实现。这些优点使FIR滤波器成为设计工程师的首选。在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理(DSP,DigitalSignalProcessing)中使用最广泛的一种器件。常用的数字滤波器有无限t单位脉冲响应(IIR)滤波器和有限长单位脉冲响应(FIR)滤波器两种[1],其中FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群吋延从而得到零失真输出信号；同时它可以采用十分简单的算法实现。这两个优点使FIR滤波器成为明智的设计工程师的首选。在采用VIIDL或Verilo

5、gHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。我采用了一种基于DSPBu订der的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。1FlR滤波器介绍1.1FlR滤波器原理对于一个FIR滤波器系统，它的冲激响应总是有限长的，最具体的FIR滤波器可用下式表示:Mv(n)=Ab(厂)工(r=l式屮：r是FIR滤波器的抽头数；x(n-r)是延时，r个抽头的输入信号；b(r)是第r级抽头数(单位脉冲响应):M是滤波器的阶数;y

6、(n)表示滤波器的输出序列。滤波器就是寻求一个可实现的系统函数H(z),使英频率响应H(ejo)满足所希望得到的频域信号，也可以用卷积的形式来表示：y(n)二z(n)*h(n)典型的直接I型FIR滤波器如图1表示，其输出序列y(n)满足下式:yCn)=A(0)jc(7Z)+/?(1)j—1)+A(2)jr(n—2)+…+力(15)无(/?-图1直接I型FIR滤波器(3嘿膨1.2设计要求数字滤波器实际上是一个采用有限精度算法实现的线性非时变离散系统。它的设计步骤是先根据需要确定其性能指标，设计一个系统函数h(n)逼近所需要的性能指标，滤波器的

7、系数计算可以借助Matlab强人的计算功能和现成滤波器设计工具来完成，最后采用有限的精度算法实现。该系统的设计指标为:设计一个16阶的低通滤波器，选模拟信号的釆样频率Fs为5kHz,耍求信号的截止频率Fc二1kHz,输入序列的位宽为9位(最宽位为符号位)。激励源为幅值为27,频率为800Hz与1600Hz两个信号的混频信号。2基于DSPBuilder设计FIR滤波器2.1DSPBuilder介绍DSPBuilder是美国Al-tera公司推出的一个而向DSP开发的系统级设计工具，它在QuartusII设计环境中集成TMatlab和Simul

8、inkDSP开发软件。以往使用的Matlab工具仅仅作为DSP算法的建模和基于纯数学的仿真，英数学模型无法为硕件DSP应用系统直接产生实用的程序代码，仿真测试的结果也往往是基于数