《VHDL语言程序》期末考试试题及答案小抄版（考试必备）

《《VHDL语言程序》期末考试试题及答案小抄版（考试必备）》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、填空题（20分,每空格1低层的实体（V）信号（X）分）包含wait语句的进程语1、一个完整的VIIDL语言程序通3、一个VHAL程序中仅能使用一句町不列出敏感信号。常包含实体（entity），构个进程（process）语句。造体(architecture),(X)配直(configuration),包可以使用多个进程语句。2.VIIDL语言与计算机C语集合（package）和库言的没冇差别。(library)5各部分。4.VI1DL语言的预算操作包括了(X)2、在一个实体的端口方向说明逻辑运算符、关系运算符、乘法•运行的基础时，输入使丿IJin表示，那么构运算符等，它们

2、三者的优先级是-计算机语言造体内部不能再使川的输出是相同的。是在CPU+用out表示；双向端口是用RM构建的平inout表示；构造体内部可再(X)台上运行次使用的输出是用buffer逻辑运算符〈关系运算符〈乘法-VHDL设计的表示；运算结果是由具3、一个构造体可以使用儿个子体的逻辑、触结构，即相对比较独立的几个模1、试举出两种可编程逻辑器件发器组成的块來构成。V1IDL语言可以有以卜.CPLD、FPGAo数字电路3种形式的子结构描述语句：2、V11DL程序的基本结构包括BLOCK语句结构；PROCESS库、程序包、•执行方式语句结构和SUBPROGRAMS结构。实体-计算机

3、语言4、VHDL的客体，或称数据对象和结构棊本上以串包括了常数、变量variable体0行的方式执和信号signalo3>more11标识符合法吗?行5、请列出三个VIIDL语言的数据不合法。8bit标识符介-YIIDL在总体类型,如实数.位等。位矢法吗？不合法。上是以并行量，字符，布尔variable标识符合法吗?方式工作Mo不合法。6、设D0为’O',D1为'0',024、信号的代入通常用<=,为T,D3为'O',DO&DI&D2变fflJLI：=o&D3的运算结果是“0010”，D35、表示“（TTJ两值逻辑的&D2&D1&D0的运算结果是数据类型是bit（位），表•

4、验证方式“0100”o示'0'“V'Z，等九值逻辑的-计算机语言7、构造体的描述方式包括三种，数据类烈是stdlogic（标准主要关注于分別是寄存器传输（RTL）描述逻辑），表示空操作的数据类熨变量值的变方法或称数据流:构造体的是NULLo化结构描述方式和构造体的行6、定义-个信号a,数据类型为-VHDL要实现为描述方式。4位标准逻辑向量signal严格的时序a:stdlogicvector(3逻辑关系1、传统的系统硬件设计方法是downto0）定义一个变竝b,采用自上而F（topdown）的设数据类型为2位位向量计方法，利用硬件描述语言variableb:（HDL）的硬件

5、电路设计方法采bitvector(1downto0)©3、在结构体小定义一个全局变用自下而上（bottomup）的设7、"是小于等于关系量（VARIABLES）,可以在所有进计方法。（X）运算符，又是赋值运算程屮使用。（X）传统的系统破件设计方法是采操作符。“变量(VARIABLES)”改用自下而上（bottomup）的设8、设D0为T,01为亿D2为“信号”。计方法，利用硬件描述语言为’1',D3为，0',D3&D2&D1（HDL）的硬件电路设计方法采&D0的运算结果是“0101”，D1Moore状态机输出只是状态机用自上而下（topdown）的设计&D2&D3&D4的运

6、算结果是当前状态的两数，Mealy状态机方法“1010”。输出为有限状态机当前值和输入值的函数2>VIIDL可以采用层次化的设讣，1、进程语句中,不管在何时,(V)一个高层的结构体中可以调丿IJprocess语句后面必须列出敏感2、VI1DL程序的基本结构至少应包括实体、结构体两部分和对库的引用声明。3、l.Digital标识符合法吗?g,12@+呢？合法O4、在VHDL的常用对彖

7、山fH乂、变暈可以被多次赋予不同的值，常竝只能在定义时赋值。5、实体的端口模式用来说明数据.信号通过该端口的传输方向，端口模式冇in、Out.inout、buffero6、VI1DL语言中s

8、td_logic类型取值一’Z'表示高阻，取值X表示不确定。7、整型对象的范围约束通常用range关键词，位矢虽:用dovnto/to关键词。8、位类型的初始化采用(字符/字符串)字符、位矢量用字符串O9、进程必须位于结构体内部，变量必须定义于进程/包/犷程序内部。10、并置运算符&的功能是把多个位或位向呈合并为•个位向暈O11、进稈执行的机制是敏感信号发牛•跳变。12、判断CI.K信号上升沿到达的语彳U是ifelk'eventandelk=Tthen.13、语句各条件间具有不同的优先级。14、任何时用电路都以时