引出时序逻辑电路

《引出时序逻辑电路》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章触发器开始引出时序逻辑电路按工作方式分类异步触发器按功能分类RS触发器课堂教学设计结构框架任务驱动+案例+演示引入电子时钟电路课件与组合逻辑电路的区别时序逻辑电路概念同步JK触发器D触发器T触发器T’触发器各种触发器间的转换功能分析波形仿真演示小结结束触发器应用师生和谐互动同学们想不想知道我内部的电路结构？继续学习后面的几个章节，你就能全面了解我了！数字电子钟原理电路时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关;在电路结构上存在反馈，具有记忆功能。即在输入信号撤销后能保持在输入信号作用

2、时所具有的输出状态组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。触发器概述：触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转）；（3）有两个互补输出端。本章将按触发器的电路结构、触发方式、逻辑功能分别进行介绍。按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。双稳态触发器中又包含RS触发器、JK触发器

3、、D触发器和T触发器等。触发器按有无动作的统一时间节拍分为：基本触发器、时钟触发器。按电路结构可分为：主从触发器、单维持阻塞触发器和时钟触发器。触发器分类：1.基本RS触发器由两个与非门交叉连接而成&G1&G2QQ规定：以Q端的状态为触发器的状态，Q＝1时称为触发器为1状态，Q＝0时称为触发器为0状态。逻辑符号图低电平有效QQ第一节基本RS触发器10111001输出保持原状态：&G1&G2若原状态：输入RD=1,SD=1时输入RD=1,SD=1时若原状态：01110110输出保持原状态：&G1&G2结论时，触发器原状态

4、若为“0”，则新状态为“0”。若原状态为“1”，则新状态仍为“1”。触发器未接受低电平信号时，无论原状态如何，输出都保持原状态不变。具有两个稳定状态，又称为双稳态触发器。输入SD=0,RD=1时若原状态：10101011输出变为：&G1&G2输入SD=0,RD=1时若原状态：00110101输出保持：&G1&G2时，触发器原状态若为“0”，则新状态为“1”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本RS触发器都输出“1”，所谓“置位”状态。时考虑到电路的对称性，触发器的输出状态应为“0”，即所谓“复位

5、”状态。直接复位端（RESET）直接置位端（SET）低电平有效输入RD=0,SD=0时0011输出全是1与逻辑功能相矛盾且当同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。&G1&G2结论输入RD=0,SD=0时，基本RS触发器的输出不定，属于禁止出现的状态。基本RS触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制。状态转换表（特性表）现态：指触发器输入信号变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。特性表：次态

6、Qn+1与输入信号和现态Qn之间关系的真值表。与非门组成的基本RS触发器的状态转换表逻辑功能的表示方法：0110110010不变不定Q状态表的简化：次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许一般先设输入初始状态，然后根据给定输入信号波形，相应画出输出端的波形。4.1.2或非门组成的基本RS触发器或非门组成的基本RS触发器（a）逻辑电路（b）逻辑符号输入信号R、S为高

7、电平有效触发。高电平有效或非门组成的基本RS触发器的状态转换表R高电平有效置0S高电平有效置1基本RS触发器的特点（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。（2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。（4）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。基本RS触发器的触发方式：逻辑电平直接触发。（

8、由输入信号直接控制）。但是在实际工作中，要求触发器按统一的节拍进行状态更新。措施：同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻：受CP输入控制。触发器更新为何种状态：由触发输入信号决定。第