太原理工大学EDA实验报告1-1位全加器

《太原理工大学EDA实验报告1-1位全加器》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验报告课程名称：EDA技术与FPGA应用设计课设题目：1位全加器实验地点：信息学院楼CPLD实验室专业班级：学号：学生姓名：指导教师：张文爱2016年4月1日实验一1位全加器一、实验目的1.熟悉ispDesignEXPERTSystem、Quartusll的原理图设计流程的全过程。2.学习简单组合电路的设计方法、输入步骤。3.学习层次化设计步骤。4.学习EDA设计的仿真和硬件测试方法。二、实验原理1.位全加器可以用两个半加器及一个或门连接而成。图半加器原理图图2.全加器原理图三、实验任务1.用原理图输入方法设计半加器电路。2.建立顶层原理图电路。3

2、.对全加器电路进行引脚锁定、硕件测试。四、实验内容1.用原理图输入方法设计半加器电路图3.半加器电路图1.半加器经封装后作为一个元件为全加器电路使用，调用半加器设计全加器:图4.全加器电路图五、实验结果T«k7>/Q►Comp他AnalZJ100%00:00:32Efc£AYJewPioce$$inglookliOndowGFlter:Pn5：alNamed:*oXEdR：X7NodeNameOtectionlocationI/O"VREFGroupI/OStandardainInputPIN.A827585.N12.5V(d(rf«Jt)binIn

3、putPINJUJ275B5.N2乙5V(defaJt)onInputPIN.AC27585.N22・5V(drfSZOutputP1N-AC28565N2乙5V(deUS)$OgPINAB285BSE2・5V(塚X)«newnode»Reservedsud<0匕

4、Me”dge:LocateSystem八Proce^mq八Exl“Ho丿IInfoWarrnnq八CrfacaiWarnrq丿IErrorSuppressedJ含£1心^°°：站DZ2-U5?；te:■sh>ytn2・shiytnlr^fQutrtusII-...2PinPlanner…=

5、々丿17:0200:00:00六、实验感想通过本次试验我熟悉了ispDesignEXPERTSystem、Quartusll的原理图设计流程的全过程。学习了简单组合电路的设计方法、输入步骤以及EDA设计的仿真和硬件测试方法。学会了使用FPGA设计的顶层设计的简单实验，通过设计半加器完成全加器的设计。对所学的知识得到很好的实践和检验。