资源描述：
《eda一位全加器实验报告(共10篇)》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划eda一位全加器实验报告(共10篇) 1位全加器设计实验报告彭世晶 实验目的：用原理图输入法完成半加器和全加器的设计，熟悉和练习QuartusⅡ的应用。 实验原理：1位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。用最简单的原理图输入法来完成半加器及全加器的设计。实验真值表： 半加器 全加器 实验逻辑图： 半加器 全加器 实验程序： 半加器 moduleh_adder(a,b,so,co);//半加器描述inpu
2、ta,b;outputso,co; assign{co,so}=a+b;//两位二进制数直接相加endmodule或门 moduleor2a();//或门逻辑描述 outputc;inputa,bassignc=a
3、b;endmodule 全加器顶层文件目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划 modulef_adder(ain,bin,cin,cout,sum);
4、//一位全加器顶层设计描述 outputcout,sum;inputain,bin,cin; wiree,d,f;//定义网线型变量作内部单元连接线h_adderu1(ain,bin,e,d);//使用位置关联法进行例化h_adderu2(.a(e),.so(sum),.b(cin),.co(f)); or2au3(.a(d),.b(f),.c(cout));//使用端口名关联法进行例化 Endmodule 实验波形图： 半加器 全加器 实验RTL图： 实验结果与分析： 通过EDA实验我对编程环境QuartusⅡ有了一定的了解，也初步了解了硬件平
5、台。我个人认为老师应当增加实验次数，以便我们加强自己的动手能力。 EDA技术与应用实验报告 实验一四位全加器的实现 一、实验目的 1、掌握图形编辑输入法目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划 2、掌握Quartus环境下文件的编译、仿真及下载方法 3、了解VHDL语言的设计流程 4、掌握quartus环境下VHDL的使用方法 二、实验内容 1、用图形/原理
6、图法实现4位全加器。 2、用VHDL语言实现4位全加器，必须使用元件例化。 3、仿真并通过。 3、下载到实验板，并验收 三、实验步骤 1、图形编辑发设计4位加法器 新建图形文件，设计一位全加器，逻辑电路图如下图所 示。 图1-1 将设计好的一位全加器进行例化，操作为 file?Create/Update?Createsymbolfilesforcurrentfile，完成此操 作后会在元器件符号表里找到刚刚做好的一位全加器。 再新建一个图形文件，用四个已经做好的一位全加器级联成一个 四位全加器，其逻辑原理图如图1-2所示。编辑好后保存文件，目的
7、-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划 在文件列表里找到该文件，右键?SetasTop-levelEntity，将其设 置为顶层文件，点击编译按钮就行编译。 1 图1-2 新建波形文件，赋予每个输入端口某种输入信号，保存波形文件， 进行功能仿真，观察输出端波形与输入信号关系是否正确。若不 正确，查找问题所在并解决问题；若正确，则进行管脚分配，分 配完毕后再编译一
8、次使分配生效，连接DE2开发板到电脑，将文 件下载到开发板进行验证。 2、用VHDL语言设计4位加法器 新建一个VHDL源文件，文件名为，使用VHDL实现一 位全加器，其VHDL代码如下： LIBRARYIEEE; USE_LOGIC_; ENTITYadde1rIS PORT(A,B,Ci:INSTD_LOGIC; S,Co:OUTSTD_LOGIC);目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。为了适应公司新战略的发展，保障停车场安保新
