eda实验报告1_8位全加器

eda实验报告1_8位全加器

ID:32756107

大小:618.59 KB

页数:5页

时间:2019-02-15

eda实验报告1_8位全加器_第1页
eda实验报告1_8位全加器_第2页
eda实验报告1_8位全加器_第3页
eda实验报告1_8位全加器_第4页
eda实验报告1_8位全加器_第5页
资源描述:

《eda实验报告1_8位全加器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、EDA技术与应用实验报告姓名题目学号专业年级电子信息工程八位全加器设计实验目的1.实验原理2.由文木输入利用元件例化语句或者原理图输入封装元件的方式,层次化设计1位全加器用原理图输入方法,由1位全加器通过低位进位输出cout与高位进位输入cin以串行方式相连接,构成8位全加器1.熟悉Quartuall的文木和原理图输入方法设计简单组合电路2.通过8位全加器的设计掌握层次化设计的方法3.学会对实验板上的FPGA/CPLD开发系统硬件屯路的编程下载及测试实验一:用原理图输入法设计8位全加器1.原理图输入完成半加

2、器和1位全加器的设计,并封装入库实验内容2•层次化设计,建立顶层文件,由1位全加器构成8位全加器3.每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验二:用文本输入法设计8位全加器1.VHDL文本输入完成半加器和一位全加器的设计2.用元件例化语句由1位全加器设计一个8位全加器3・每一层次均需进行编译、综合、适配、仿真及实验板上硬件测试实验一1.设计1位全加器完成对半加器的设计(详见P117),编译、仿真、生成可调用元件h_adder>bsf;Date:April13,2012hadder.bdfP

3、roject:h_adderFb=XND2Q:mt夕・4夕实验步骤畑3E>•inst2ftM•••••••••■■<2>完成对1位全加器的设计(详见P118),编译、仿真与下载,牛成可调用原件f_adder・bsf;fadder.bdf*Project:f_adderDate:April13,20122・利用1位全加器进行8位全加器的设计d>新建文件夹adder_8bit,作为顶层文件的目录,将底层文件h_adder・bdf、f_adder.bdf拷贝到此目录下。新建一个初始原理图adder_8bit.bd

4、f,并为其创建project,将三个设计文件加入工程。<2>农原理图编辑窗口,调入元件f_adder.bsf,连接线路,对引脚命名,完成对8位全加器的设计。Date:April13,2012adder_8bitProject:adder_8bitLadderrwit』・lbinsumonrnstLadderLadderaPJ□incout呵sumanLadderiiincumWnsumcin貝31fadder3P1coutainsumIxncin———Kcoutsum_X屮虹_匸二>W!諒_—xx—cout

5、ainsumbmcinXcoutainsumbincin-X<3>选择芯片EP1K100QC208-3,引脚锁定并再次编译,编程下载,分析实验结果。实验二「设计1位全加器<1>分别新建子文件夹,用來保存底层文件或门or2a・VHDL、半加器h_adder・VHDL的设计,并分别建立相应的project,进行编译、综合、适配、仿真,确保无error(详见P72)。<2>建立文件夹f_adder,新建f_adder.VHDL?将or2a・VHDL、h_adder.VHDL拷贝到此目录中,创建project,包括

6、此三个设计文件,在初始VHDL文本输入窗口屮,利用元件例化语句完成对1位全加器的设计(详见P75)o2•利用1位全加器进行8位全加器的设计d>新建顶层文件夹f_adder_8bit,将以上三个底层文件拷贝到此目录,重复步骤1_<2>,对8位全加器进行编译、仿真、引脚锁定并编程下载。Date:April13,2012db/adder8bit.sim.cvwfProject:adder_8bit]0ps?5ns20.18us30.7:us40.0usabcoutO(oi]ij!)ioXoiiiioii,XoLi

7、i!ioQXoili.iiO・iXQiiliiloXoiiiiiiiXioO・OOOooXiooooQOiXio()oo0ioXioooQom(oiiiiioiMHTiT5XoiiiiiiiXioooooooXi^^iXioooooioXioooooiiXi5U^5Xiooooioi〉:iooooiio〉(11110111:flllll001』illll011;杠111110];杠1111111]00000001狗0000011>)000[01丫00000111狗0001001)Date:Apnl13,20

8、12db/f_adder_8bit.sim.cvwf*Project:f_adder_8bit0ps10.甲us20.*8us30.7?us40.0us(J5nsa(oiiioiioXoiiioiiiXoiiiioooXoiiiiooiXoiiiioioXoiiiioiiXoiiiiiooXoiiiiioiXoiiiiiioXouiiiiijbc(oiiiiioiXoiiiiiioXoiiimiXiooooooo

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。