资源描述：
《电子eda复习资料（五邑大学）实验》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、-、3・8译码器和模13BCD码计数器74138111213I、1怏丫;I…Npcrr…I，vcc;罠叫丫…I》VCCYONAY1NBY2NCY3NG1Y4NG2ANY5NG2BNY6NY7N3:8DECODER3-8译码器原理图输入74160CLKLDNABQACQBDQCENTQDENPRCOCLRNCLKCOUNTEROUTPUTgiTTPUT?UTPUTOUTPUT<□NAND3：74160LDNABQACQBDQCENTQDENPRCOCLRNCLKCOUNTERpUTPlfTQlfTPUTTj图(4)模13BCD码计
2、数器原理图1、功能仿真和时序仿真有何不同？为什么？答：功能仿真只是考虑了元件的理想功能，时序仿真考虑到实际元件的信号延时、输入/输出时间延时、触发器的建立/保持时间等等二、数字跑表图1模100BCD码计数器原理图LPM_AZALUE-4.PM_DIRECTION=njrLPM_MODULU$=10LPM_$VALUE=LPMWIDTH-4LPMCOUNTERLPMCOUNTER图1模100BCD码计数器原理图图3数字跑表原理框图LPM_AZALUE-4.PM_DIRECTION=njrLPM_MODULU$=10LPM_$V
3、ALUE=LPMWIDTH-41、什么是同步清零和异步清零?同步清零就是清零端接到清零信号后，要等到下一个时钟信号到达时才置零；而异步清零是清零端一接到清零信号，触发器立即被置零。2、BCD码计数器和一般二进制计数器有何差别？二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。BCD码计数器：是一种数模计数器，可以进行十进制与二进制的数模转换。3、键盘为什么要防抖动？如何防抖动？当按下按键时，这个过程都是：接触一断开一接触一断开，前面10至20毫秒就是抖动状态，是不稳定状态。软件解决方法是扫描到第一次按键闭合后，延时
4、10毫秒左右再去检测，编一个键盘扫描子程序就行。二、数字频率计1>fre_ctrl控制模块fre_ctrl控制模块用于产生3个控制信号，6位数字频率计控制模块用VerilogHDL语言描述如下:modulefre_ctrl(elk,rst,count_en,count_clr,lpad);inputelk,rst;outputcounten,countclr,load;regcounten,load;always@(posedgeelk)beginif(rst)begincount_en<=0;load<=l;endelsebe
5、gincount_cn<=^coimt_cn;load<=^count_en;endendassigncount_clr=^clk&1oad;cndmodulc2、count10计数模块Count10是一个带有计数使能输入端(en)和异步清零端(clr)的模为10的计数模块。当en为高电平吋开始计数，为低电平吋停止计数。Clr为异步清零端,当它为高电平时，计数器输出为零。6位数字频率计计数子模块用VerilogHDL语言描述如下：modulecount10(out,cout,en,clr,clk);inputen,clr,elk
6、;output[3:0]out;outputcout;reg[3:0]out;always@(posedgeelkorposedgeclr)beginif(clr)out<=0;elseif(en)beginif(out==9)out<=0;elseout<=out+1;endendassigncout=((out==9)&en)?l:0;endmodule3、24位锁存器模块latch_24用VerilogHDL语言描述如下:modulelatch_24(qo,dinjoad);inputload;input[15:0]din
7、;outputfl5:0]qO;regfl5:0]qO;always@(posedgeload)beginqO二din;endendmodule4、数字频率计原理图如下：1、设计的频率计有测量误差吗？误差是多少？如何减少误差？答：有测量误差。误差是正负一个周期。可以提高测量时间来减少测量误差。2、锁存器锁存信号为什么采用上升沿？答：因为下降沿不能作为锁存信号。3、原理图输入设计方便还是VerilogHDL输入设计方便？为什么？答：在设计小规模电路时用原理图输入设计方法比较方便，容易理解、设计准确、仿真准确但在设计规模较大的数字系
8、时，VerilogHDL输入设计显然比较方便。四、英语字母显示电路1、将模16计数器和1个4〜7译码器的VerilogHDL语言合而为一的VerilogHDL语言：modulecount16(clr,clk,a,b,c,d,e,f,g,w);inputclr,c
