欢迎来到天天文库
浏览记录
ID:58624471
大小:40.50 KB
页数:9页
时间:2020-10-17
《五邑大学sopc实验报告.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、成绩指导教师日期张歆奕2015-6-29实验三:基于自定义PWM的乐曲演奏实验二、实验要求1、理解PWM设计原理2、设计PWM自定义组件3、利用SOPCBuilder构建乐曲演奏电路的微处理器系统4、构建硬件设计电路5、编写乐曲C语言程序6、用niosII软件下载程序,调试三、实验原理1、PWM的基本原理 PWM即脉冲宽度调制,是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术。脉冲宽度调制(PWM)是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用,方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM信号仍然是数字的,因为在给定的任何时刻,满幅
2、值的直流供电要么完全有(ON),要么完全无(OFF)。电压或电流源是以一种通(ON)或断(OFF)的重复脉冲序列被加到模拟负载上去的。通的时候即是直流供电被加到负载上的时候,断的时候即是供电被断开的时候。只要带宽足够,任何模拟值都可以使用PWM进行编码。多数负载(无论是电感性负载还是电容性负载)需要的调制频率高于10Hz,通常调制频率为1kHz到200kHz之间。2、乐曲演奏原理用niosII软件控制组件,实现PWM控制蜂鸣器的输入信号的频率,改变蜂鸣器鸣叫的音的长短、响度等。3、乐曲演奏电路的微处理器系统微处理系统如图1所示:NiosllLLRAMAVALON_MMPWMLLsysidL
3、LJtagUartCYCLONEIIDE2_70蜂鸣器图1乐曲演奏电路的微处理器系统四、实验过程1、用HDL设计带avalonslave接口的PWM控制器PWM自定义组件的设计,如下:1)clk:PWM输入时钟;2)reset:PWM复位信号;3)chipselect:PWM使能信号;4)address:PWM寄存器地址信号;5)write:PWM写信号;6)writedata:PWM写数据;7)read:PWM读信号;8)byteenable:字节使能信号;9)readdata:PWM读出数据;10)PWM_out:PWM输出信号。程序如下:modulemypwm(clk,reset_n
4、,chipselect,address,write,writedata,read,readdata,byteenable,pwm_out);inputclk;inputreset_n;inputchipselect;inputwrite;inputread;input[31:0]writedata;output[31:0]readdata;input[3:0]byteenable;input[1:0]address;outputpwm_out;reg[31:0]clock_divide_reg;//PWM输出一个周期中包含的时钟周期数reg[31:0]duty_cycle_reg;regc
5、ontrol_reg;regclock_divide_reg_selected;regduty_cycle_reg_selected;regcontrol_reg_selected;reg[31:0]pwm_counter;//PWM计数值reg[31:0]readdata;regpwm_out;wirepwm_enable;//addressdecodealways@(address)beginclock_divide_reg_selected=0;duty_cycle_reg_selected=0;control_reg_selected=0;case(address)0:clock_
6、divide_reg_selected=1;1:duty_cycle_reg_selected=1;2:control_reg_selected=1;default:beginclock_divide_reg_selected=0;duty_cycle_reg_selected=0;control_reg_selected=0;endendcaseend//写PWM输出周期的时钟数寄存器always@(posedgeclkornegedgereset_n)beginif(!reset_n)beginclock_divide_reg=0;endelsebeginif(write&chipse
7、lect&clock_divide_reg_selected)beginif(byteenable[0])clock_divide_reg[7:0]=writedata[7:0];if(byteenable[1])clock_divide_reg[15:8]=writedata[15:8];if(byteenable[2])clock_divide_reg[23:16]=writedata[23:16];if(bytee
此文档下载收益归作者所有