集成电路设计方法-ch

《集成电路设计方法-ch》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章各种设计方法集成电路的基本知识全定制设计方法半定制设计方法有通道门阵列法门海法定制设计方法-标准单元法可编程逻辑器件设计方法逻辑单元阵列设计方法全定制设计方法首先确定芯片的功能、性能、允许的芯片面积和成本，设计人员要对结构、逻辑、电路等各个层次进行精心的设计，对不同方案进行反复比较，特别要对于影响性能的关键路径做出深入的分析。全定制版图设计的特点是针对每个晶体管进行电路参数和版图优化，以获得最佳的性能(包括速度和功耗)以及最小的芯片面积。利用人机交互式图形编辑系统，由版图设计人员设计版图中各个器件及器件间的连线。对于特殊的元件或

2、连线，版图绘制人员必须需精心设计每一个器件和连线，因而效率很低。对于具有重复性结构的网络如ROM、RAM、乘法器等，设计人员对这些网络中的不同单元进行精心的人工设计，然后利用人机交互图形系统具有的强有力的重复或形成矩阵的功能得到整个网络的版图，设计相应的外围电路、输入/输出接口，完成整个设计。在版图设计阶段，除了要有人机交互图形编藐辑系统支持外，还要求有完整的检查和验证工具。这些工具包括设计规则检查、电学规则检查、连接性检查、版图参数提取、电路图提取、版图与电路图一致性检查等。门阵列是一种最典型、应用最早、应用最广泛的半定制设计方法．

3、采用门阵列方法时，集成电路制造厂家首先设计制造出由许多相同的、有规则排列且相互间没有连接起来的单元电路组成的半成品芯片，称之为“母片”。然后，IC生产厂家按照用户的要求，进行结构和逻辑设计，通过合适的掩膜确定管芯的金属化层，将母片上的各单元电路连接起来，形成具有指定功能的数字系统。门阵列管芯是有规则排列的晶体管或其它元件，通用的输入输出(I/O)单元以及有关焊接点的集合．门阵列的特点是具有大量的潜在内部连接点，保证了设计者能采用不同的元件互连方案来完成电路设计．门阵列定义门阵列的结构门阵列具有许多不同的结构．主要包括三种基本结构．(1

4、)块单元方法．每个单元以有规则的间距按二维矩阵排列．单元之间的空隙用作单元内部连接的通道，这些通道分为垂直通道和水平通道．(2)行单元方法．在这种情况下，各个单元背靠背地沿水平方向或垂直方向排列，行与行或列与列之间留有较宽的间隙，用作单元之间的内部连接通道．(3)邻接单元法．这里，每个单元紧密邻接，相互间不预留布线通道．各单元间的相互连接是通过利用单元内部预留的空隙以及芯片上未加以利用的单元来实现的，在设计各单元的结构时应作到这一点．半定制设计方法-有通道门阵列法定义：门阵列是在一个芯片上把门或单元(含有若干个器件)排列成阵列形式，单

5、元被排列成行，行与行之间留有作为连线用的通道区，通道的高度是固定的。“有通道门阵列”通道门阵列的基片结构有通道门阵列法定义：门阵列是在一个芯片上把门或单元(含有若干个器件)排列成阵列形式，单元被排列成行，行与行之间留有作为连线用的通道区，通道的高度是固定的。“有通道门阵列”单元：门阵列中的各个单元是完全相同的。每个单元含有若干器件，通过连接单元内的器件使每个单元实现某类门的功能，再通过各单元之间的连接实现电路的设计要求。布线通道：为了保证单元之间的布线具有100％的布通率，希望有较宽的通道，但这会导致无用的走线区域，因而浪费硅面积。连

6、线：如果门阵列允许有双层金属连线，则两层金属之间通过“通孔”(via)相连；如果只允许单层金属连线，当垂直线段为金属时，则水平线段必须采用多晶硅。I/O或压焊块：门阵列的另一特点是在它的基片四周，布有固定数目的输入/输出单元和压焊块。宏单元：对于一些标准的逻辑单元，如“与非”门、“或非”门、触发器等，可事先将若干个单元用确定的连线构成这些标准单元，即宏单元由于芯片内的各单元是相同的，通道尺寸是固定的，输入/输出单元和压焊块的形状和数目也是相同的，因此可以采用统一的掩膜版，并可完成连线以外的所有的芯片加工工序(也就是金属化以前的所有工序

7、)，这种经加工后的芯片可以储存起来，在需要时，从中取出一部分加以“单独处理”。所谓“单独处理”就是根据网络的要求，考虑如何进行门的布局和门之间的连线。这时就需要单独设计和制作用于接触孔和连线的掩膜版。对于单层布线工艺，需再设计制作两块掩膜图2—1通道门阵列的基片结构门阵列芯片制造商为适应不同规模电路的要求，设计和制造不同尺寸（不同基本单元数目、I/O数目和压焊块数目）的基片供用户选择。对于同一系列内的所有门阵列芯片，其内部栅格结构（gridsystem)是完全相同的，因此对于同一系列，把一种芯片上的设计转移到另一中芯片上是非常容易的。

8、不同规模的门阵列芯片（LL7000系列）典型的CMOS单元结构包含两对或三对共栅或不共栅的P型晶体管和N型晶体管，下图为共栅的四管单元结构示意图。TTL门阵列的单元结构示意图，它是一个4输入端的单元，由3个晶体管(其中一