异步集成电路设计方法分析

异步集成电路设计方法分析

ID:23510755

大小:63.50 KB

页数:5页

时间:2018-11-08

异步集成电路设计方法分析_第1页
异步集成电路设计方法分析_第2页
异步集成电路设计方法分析_第3页
异步集成电路设计方法分析_第4页
异步集成电路设计方法分析_第5页
资源描述:

《异步集成电路设计方法分析》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、异步集成电路设计方法分析快意电梯股份有限公司广东东莞523000【摘要】与同步电路相比,异步电路模块性能比较好,能源消耗量不高,电磁兼容的能力比较强,不存在时钟偏移性,所以目前得到了社会各界的普遍重视。在进行异步电路分析的时候,设计方法一直是关键的一环,木文对异步集成电路在驱动转换、同异转换、细粒度流水线等设计内容上进行了分析,并且研宄探讨了该设计方法的未来走向。【关键词】异步电路;设计方法;语法驱动转换;同步异步转换;细粒度异步流水线!/•■、—•刖目近年来,电路规模虽然得到了明显的增强,但是对于以往的同步电路来说,能源消耗和时钟偏位等现象也时有发生。异

2、步电路由于存在着能耗不高、电磁融合度好、模块效果显著、不会出现时钟偏位等问题,所以目前倍受社会各界和业界人士所关注。而在以往对同步电路进行设计的时候,设计人员通常会依托时钟的全方位变化来削减或者隐匿电路设计中的复杂布局,使其在设计的时候有所简化,这就由此加快了智能化同步电路的应用速度。但是对异步电路进行设计的时候,时钟并未进行全方位的掩藏,内部格局状态时常出现空间爆炸现象,所以在设计过程中往往要相对复杂一些。科学合理的设计异步电路始终是关注和研讨的重要内容,至今己经超过了半个多世纪,并且逐渐探索推出了异步集成电路的诸多设计理念和技巧。不过截止到现在,尚未研

3、宄出具有所有优点的异步集成电路系统。设计人员通常要考虑各种情况的应用空间以及在设计上的总体要求,去选择更加合理的设计思路。但是当前在设计方法的研宄和分析上,仍然没有较为详实、系统地归类和比对理论,特别是在现今应用比较齊遍的异步集成电路,在设计方法的分析上仍然少之乂少。因此,笔者试结合异步集成电路在驱动语法转换、同异转换以及粗细粒度转换等内容,针对设计方法以及技术上应当把握的一些关键点,进行分析和阐述。二.设计异步集成电路的基本概述2.1异步集成电路设计基础概念一是电相握手。同步电路在区分硬件构造逻辑的时候,往往需要借助于同步吋钟,而为了确保异步电路的正常运

4、行,就必须在尚未开始顺延吋钟沿的吋候即顺利的实现工作程序转换。而异步集成电路由于在全局时钟上的缺失型,相应的模块就需要通过握手结合的形式实现交融,这也就形成了电相握手。这种情况主要是明晰异步电路模块实现信源通行功能而对信号进行申请和冋应吋候形成的时序对称问题,一般有两相和四相握手类型。两相通常是以事件为基点的,而且是基于信号的升起降落沿所完成的数据信息发挥作用和冋应功能。四相握手主要是以电平为基点,信号申请回应以及传输数据信息,均必须首先归零,而实现动作顺畅进行的时候,是呈升起的态势,归零的时候是降落的状态。二是数据编码。设计异步集成电路的时候,往往涉及很

5、多的数据编码方法,但是常见的奋数据绑锁和无关延迟这两种形式。而考虑到解码以及数据拆离的实际需要,在无关延迟编码上一般使用的是双轨的方法。数据绑锁编码进行设计的吋候,信息输出者通常要借助Req信号实现数据的正常动作,接收者要借助于Ack信号以放映采样的顺利完成。使用双轨方法进行数据编码的吋候,数据传输通常是1位数据选择2位线道(d.t,d.f),00说明没有数据信息,而01说明出现了数据申请但是是0的状态,10说明数据申请已经发生并且是1,而11则说明出现了非法操作的情况。在对异步集成电路进行设计的时候,往往采取双轨编码同系统检测共同应用的方式,而II在Re

6、q信号反映的吋候采取自动转换的方法。三是数据延迟。考虑到线性和对门这两种方式的数据延迟情况,对异步集成电路进行设计的吋候,一般划分成无关延迟、准无关延迟、冇限延迟及无关速度这几种类型(如表1)。从上表可以看出,电路模型是从DI到BD依次进行,而且数据延迟在电路假定设计上也呈渐次强化的态势。DI电路不存在数据延迟假定的问题,也就是说线性和门类型的数据延迟能够随机进行,不过完全类型的无关数据延迟并不多件,在使用上也不是很多。QDI电路在线性和门类型的数据延迟上也能够随机进行,不过一旦电路形成了分支结构,数据在分支端点上必须是相等的吋限,也就是一定要符合交叉分支

7、的吋间对等要求。SI电路对门数据的延迟假定能够随机选取,不过线性数据延迟应该无须考虑。过去很长一段吋期,由于设计方法手段和技术不是很发达,可以存在这种假定情况,然而在当前科技进步日新月异、高超的技艺水平层出不穷的背景下,就不得不充分考虑这种线性数据延迟造成的不利制约问题。BD电路通常在数据延迟假定的吋候,往往人胆的设想匹配数据延迟的数值要比组合逻辑延迟高出很多,以确保异步集成电路正常发挥作用。但是实际来说,同步电路在数据延迟模型的选择上往往奋着非常高的需求,并且是事先已充分掌握了数据延迟状态才实现的电路设计。2.2异步集成电路设计主要方法在整个集成电路设计

8、研发过程中,异步集成电路始终是一个非常关键的设计分支,并II经历了

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。