三位二进制加法计数器 无效状态001010 检测序列1000001集成芯片设计256进制加法器

《三位二进制加法计数器 无效状态001010 检测序列1000001集成芯片设计256进制加法器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、目录1课程设计的目的与作用12设计任务12.1加法计数器12.2序列信号发生器12.3256进制的加法器13设计原理13.1加法计数器13.2序列信号发生器23.3用集成芯片设计一个256进制的加法器24实验步骤34.1加法计数器34.2序列信号发生器74.3用集成芯片设计一个256进制的加法器95仿真结果与分析116设计总结与体会117参考文献11I1课程设计的目的与作用1.了解同步计数器及序列信号发生器工作原理；2.掌握计数器电路的分析，设计方法及应用；3.掌握序列信号发生器的分析，设计方法及应用2

2、设计任务2.1加法计数器1.设计一个循环型3位2进制加法计数器，其中无效状态为（001，010），组合电路选用与门和与非门等。2.根据自己的设计接线。3.检查无误后，测试其功能。2.2序列信号发生器1.设计一个能循环产生给定序列的序列信号发生器，其中发生序列（1000001），组合电路选用与门和与非门等。2.根据自己的设计接线。3.检查无误后，测试其功能。2.3256进制的加法器1.设计一个256进制的加法器并显示计数，选用两片74L163芯片设计电路。2.根据自己的设计接线。3.检查无误后，测试其功能

3、。3设计原理3.1加法计数器1.12计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。2.时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的次态方程；再根据给定初态，一次迭代得到特征转换表，分析特

4、征转换表画出状态图。3.CP是输入计数脉冲，所谓计数，就是记CP脉冲个数，每来一个CP脉冲，计数器就加一个1，随着输入计数脉冲个数的增加，计数器中的数值也增大，当计数器记满时再来CP脉冲，计数器归零的同时给高位进位，即要给高位进位信号。3.2序列信号发生器1.序列是把一组0,1数码按一定规则顺序排列的串行信号，可以做同步信号地址码，数据等，也可以做控制信号。2.计数型序列信号发生器是在计数器的基础上加上反馈网络构成。要实现序列长度为M序列信号发生器。其设计步骤为：a.先设计一个计数模值为M的计数器；b.

5、再令计数器每一个状态输出符合序列信号要求；c.根据计数器状态转换关系和序列信号要求设计输出组合网络3.3用集成芯片设计一个256进制的加法器选取两片74LS163芯片设计256进制加法计数器。74LS163具有以下功能：a异步清零功能当时，计数器清零。在时，其他输入信号都不起作用，由时钟触发器的逻辑特性知道，其异步输入端信号是优先的，正是通过复位计数器也即使异步清零的。b同步并行置数功能当、时，在CP上升沿操作下，并行输入数据12进入计数器，使。c二进制同步加法计数功能当时，若,则计数器对CP信号按照8

6、421编码进行加法计数。d保持功能当时，若,则计数器将保持原来状态不变。对于进位信号有两种情况，如果,那么;若是,则。4实验步骤4.1加法计数器1.根据要求有其状态图如下图2所示。图1状态图2.选择触发器，求时钟方程、输出方程、状态方程a选择触发器由于触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器。b求时钟方程采用同步方案，故取CP0=CP1=CP2=CP（1.1）CP是整个要设计的时序电路的输入时钟脉冲。c求输出方程12确定约束项由所给题目有无效状态为001,010其对应的最小

7、项为和是约束项。由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示。Q1nQ0n0X010X00Q2n0001111001图2Y的卡诺图显然，根据图3得(1.2)d求状态方程由图2所示状态图可直接画出如图4所示电路次态Q2n+1Q1n+1Q0n+1卡诺图。再分解开便可得到如图5所示各触发器的卡诺图。Q1nQ0n011XXX110000111XXX100101Q2n0001111001图3次态Q2n+1Q1n+1Q0n+1卡诺图12Q1nQ0n0X101X11Q2

8、n00011110(a)Q2n+1卡诺图(a)Q2n+1卡诺图Q1nQ0n1X101X00Q2n0001111001(b)Q1n+1卡诺图Q1nQ0n1X001X01Q2n0001111001(c)Q0n+1卡诺图图4各触发器的卡诺图显然，由图5所示各触发器的卡诺图便可很容易的得到(1.3)123求驱动方程触发器的特性方程为(1.4)化简后可得驱动方程(1.5)(1.5)3仿真电路图图5加法计数器仿真电路图5.检查电路能否自启动将无效状态0