三位同步二进制加法器和串序列发生电路设计

《三位同步二进制加法器和串序列发生电路设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、课程设计任务书学院信息科学与技术专业自动化学生姓名杨亚伟学号0903010429设计题目数字电子设计题目：三位同步二进制加法器和串序列发生电路设计模拟电子设计题目：波形发生电路设计内容及要求：1．数字电子部分⑴．由所给的约束项，列写时序图，并画出各个触发器的次态的卡诺图，并由此生成驱动方程。检查电路设计能否自起，并做相应的修改。⑵．由给出的所要检测的序列信号画出原始装态图，由此画出各次态的卡诺图，求出驱动方程。检查电路设计能否自起，并做相应的修改。⑶．在multisim环境下仿真设计电路并分析结果。2．模拟电子部分⑷．采用multisim仿真软件建立各设计电路模型；⑸．对电路进行理论分析、计

2、算；⑹．在multisim环境下分析仿真结果，并与之前的理论计算值进行比较，给出仿真波形图。进度安排：第一周：数字电子设计第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第2~3天：1.熟悉JK触发器的原理及其工作状态，熟练掌握各逻辑门电路的接法。第4天：1.画出时序图，列出真值表，画出各次态的卡诺图，并由此列写出各个触发器引脚的驱动方程。2.由驱动方程在数字实验系统上搭建电路，观察并分析结果。第5天：II1.课程设计结果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。第二周：模拟电子设计第1天：1.布置课程设计题目及任务。2.查找文献、资料，确立设计方案。第

3、2~3天：1.安装multisim软件，熟悉multisim软件仿真环境。2.在multisim环境下建立电路模型，学会建立元件库。第4天：1.对设计电路进行理论分析、计算。2.在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。第5天：1.课程设计结果验收。2.针对课程设计题目进行答辩。3.完成课程设计报告。指导教师（签字）：年月日分院院长（签字）：年月日II目录1数字电子设计部分11.1课程设计的目的与作用11.2课程设计的任务11.3三位同步二进制加法器和串行序列发生电路设计11.3.1三位同步二进制加法器设计电路的理论分析11.3.2串行序列发生电路设计51.4设

4、计总结和体会61.5参考文献72模拟电子设计部分82.1课程设计的目的与作用82.2设计任务、及所用multisim软件环境介绍82.3电路模型的建立112.4理论分析及计算132.4.1正弦波发生电路的设计分析132.4.2矩形波发生电路的设计分析152.4.3三角波发生电路设计分析172.5仿真结果分析182.5.1RC串并联振荡网络的Multisim结果仿真分析182.5.2矩形波发生电路的Multisim仿真结果分析202.5.3三角波发生电路Multisim仿真结果分析212.6设计总结和体会222.7参考文献22III1数字电子设计部分1.1课程设计的目的与作用随着科技的进步和社

5、会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。1.2课程设计的任务利用所学的数字电路的理论知识，用ＪＫ触发器、74LS00、74LS08等逻辑门在数字电路系统上设计并搭建001、010为无效状态的三位同步二进制加法器以及串行序列111111的检测电路，注意检查其中的无效状态能否自行启动，若不能自启进行相应的逻辑修改，直至符合设计

6、要求。观察并分析实验结果，进行课程设计答辩。1.3三位同步二进制加法器和串行序列发生电路设计1.3.1三位同步二进制加法器设计电路的理论分析I.原始状态图的建立：所给无效状态为001、010，对其余有效状态进行逻辑抽象可以得到加法器设计电路的原始状态图如图1.3.1所示：/0/0/0/0/0000001011100110111/1/Y排列：Q2nQ1nQ0n图1.3.1加法器的状态图-22-I.时钟方程、输出方程和状态方程：由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿ＪＫ触发器。采用同步方案，故取CP0=CP1=CP2=CP(CP是整个设计的时序电路的输入时钟脉冲)。

7、题中所给无效状态是010、101，其所对应的最小项和为约束项。由图1.3.1所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图1.3.2所示：Q1nQ0nQ2n00011110000×0×10图1.3.2输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y=Q2nQ0n。由图1.3.1可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图1.3.3所示。再分解开便可得到如图1.3.