eda第2章fpga与cpld的结构原理

《eda第2章fpga与cpld的结构原理》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章FPGA与CPLD的结构原理主要内容2.1PLD概述2.2简单PLD结构原理2.3CPLD结构原理2.4FPGA的结构原理2.5硬件测试2.6大规模PLD产品概述2.7CPLD/FPGA的编程和配置2.1PLD概述可编程逻辑器件（ProgrammableLogicDevice）简称PLD，是由“与”阵列和“或”阵列组成，能有效的以“积之和”的形式实现布尔逻辑函数。基本概念基本类型㈠.可编程只读存储器PROM㈡.可编程逻辑阵列PLA㈢.可编程阵列逻辑PAL㈣.通用阵列逻辑GALCPLD/FPGA复杂类型2.2

2、简单PLD结构原理2.2.1逻辑元件符号表示2.2简单PLD结构原理2.2.1逻辑元件符号表示2.2简单PLD结构原理㈠.可编程只读存储器PROMPROM内部结构为“与”阵列固定，“或”阵列可编程。2N输入组合查表输出㈡.可编程逻辑阵列PLAPLA内部结构为“与”、“或”阵列皆可编程。2N乘积线编程输出《CPLD技术及应用》教学课件㈢.可编程阵列逻辑PALPAL内部结构为“与”阵列可编程，“或”阵列固定。2N乘积线输出组合应用实例I2I1I0Q0Q1Q2给出逻辑方程如下：Q0=I0+NOT（I1）×I2Q1=NO

3、T（I0）×I2+NOT（I1）×I2Q2=NOT（I0）×I1+NOT（I1）×I2+NOT（I2）×I0思考：如何实现？答案：此款芯片不能满足设计需要？㈣.通用阵列逻辑GALGAL器件与PAL器件具有相同的内部结构，但靠各种特性组合而被区别。GAL是美国晶格半导体公司（Lattice）为它的可编程逻辑器件注册的专用商标名称。输出逻辑宏单元OLMC（OutputLogicMacroCell）输出逻辑宏单元OLMC（OutputLogicMacroCell）一般逻辑器件举例：GAL16V8GAL器件作为一种通用的

4、可编程逻辑器件，除了“与”阵列可编程改写，还对输出端口设计了可重新改变结构和功能的输出逻辑宏单元。输出口大多表现为缓冲器/驱动器，一旦器件定型，用户不能对它作任何改变。4.复杂可编程逻辑器件——CPLDCPLD——ComplicatedProgrammableLogicDeviceI/OFBFBFBI/O互连矩阵FBFB结构框图三大部分：I/O块，FB（功能块）和互连矩阵。组成特点CPLD延伸出2个发展趋势：可擦除PLD和现场可编程门阵列FPGA。CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个

5、位于中心和延时固定的可编程互连矩阵构成。不采用分段互连方式，具有较大的时间可预测性。采用EEPROM工艺图2-27MAX7128S的结构1．逻辑阵列块(LAB)2．宏单元MAX7000系列中的宏单元逻辑阵列乘积项选择矩阵可编程寄存器三种时钟输入模式全局时钟信号全局时钟信号由高电平有效的时钟信号使能用乘积项实现一个阵列时钟3.扩展乘积项4.可编程连线阵列PIA5.I/O控制块5.现场可编程门阵列——FPGAFPGA——FieldProgrammableGateArrayFPGA内部结构可编程I/O可编程单元可编程布

6、线FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。可编程逻辑功能块CLB实现用户功能的基本单元。可编程I/O单元完成芯片上逻辑与外部封装脚的接口，常分布在CLB的四周可编程互连PI采用SRAM工艺包括各种长度的连线和可编程连接开关，将逻辑块与输入/输出块连接起来，构成特定的电路2.5硬件测试内部逻辑测试JTAG边界扫描嵌入式逻辑分析仪Altera的SignalTapⅡXilinx的ChipScope边界扫描技术——JTAGJTAG——Joint

7、TestActionGroup联合测试行动小组引言随着微电子技术、微封装技术和印制板制造技术的不断发展，印制电路板越来越小，密度和复杂程度越来越来高。面对这样的发展趋势，如果仍沿用传统的外探针测试法和“针床”夹具测试法来全面彻底的测试焊接在电路板上的器件将是难以实现的。多层电路板以及采用贴片封装器件的电路板，将更难以用传统的测试方法加以测试。JTAG方法的提出20世纪80年代，联合测试行动组开发了IEEE1149.1边界扫描测试技术规范。该规范提供了有效的测试引线间隔致密的电路板上零件的能力。如今，几乎所有公司的

8、CPLD/FPGA器件均遵守IEEE规范，为输入/输出引脚及专用配置引脚提供了边界扫描测试BST（Boundary-ScanInterface）的能力。与此类似的是DSP器件，如TI的TMS320系列DSP器件均含JTAG口。JTAG方法的原理FPGA每个输入输出引脚都增加了一个移位寄存器，在测试模式下，这些寄存器用来控制输出引脚的状态和读取输入引脚的状态，从而完成了测试