第2章 FPGA CPLD结构原理课件.ppt

第2章 FPGA CPLD结构原理课件.ppt

ID:58871862

大小:7.50 MB

页数:147页

时间:2020-09-30

第2章 FPGA CPLD结构原理课件.ppt_第1页
第2章 FPGA CPLD结构原理课件.ppt_第2页
第2章 FPGA CPLD结构原理课件.ppt_第3页
第2章 FPGA CPLD结构原理课件.ppt_第4页
第2章 FPGA CPLD结构原理课件.ppt_第5页
资源描述:

《第2章 FPGA CPLD结构原理课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术实用教程第2章FPGA/CPLD结构原理由基本门电路可构成两类数字电路:组合电路:输出总是当前输入状态的函数。时序电路:输出总是当前系统状态和当前输入状态的函数。2.1概述任何组合逻辑函数都可化为“与-或”表达式。任何时序电路都可由组合电路加上存储元件(锁存器、触发器、RAM等)构成。于是人们提出了用乘积项可编程逻辑结构作为基本PLD器件的原理结构。一、PLD的两种基本结构图2-1基本PLD器件的原理结构图只读存储器ROM(ReadOnlyMemory)随机存储器RAM(RandomAccessMemory)静态随机存储器SRAM(StaticRAM

2、)以后人们又从ROM的工作原理,地址信号与输出数据的关系,以及ASIC门阵列法中获得启示,构造出另外一种可编程逻辑原理结构--SRAM查找表的逻辑形成方法。查找表的逻辑函数实现采用RAM数据查找方式,并使用多个查找表构成一个查找表阵列,称为可编程门阵列PGA(ProgrammableGateArray)>>一、可编程逻辑器件的分类>>只读存储器ROM(ReadOnlyMemory)可编程只读存储器PROM(ProgrammableROM)可擦除可编程只读存储器EPROM(ErasablePROM)随机存储器RAM(RandomAccessMemory)静态随机

3、存储器SRAM(StaticRAM)常用的存储器件PLD器件的分类--按集成度低密度PROM,EPROM,EEPROM,PAL,PLA,GAL只能完成较小规模的逻辑电路高密度,已经有超过400万门的器件EPLD,CPLD,FPGA可用于设计大规模的数字系统集成度高,甚至可以做到SOC(SystemOnaChip)PLD器件的分类--按结构特点基于乘积项结构的器件--阵列型PROM,EEPROM,PAL,GAL,CPLDCPLD的代表芯片如:Altera的MAX系列基于查找表结构的器件--单元型FPGAPLD器件的分类--按编程工艺熔丝(Fuse)或反熔丝(An

4、tifuse)编程器件--Actel的FPGA器件。体积小,集成度高,速度高,易加密,抗干扰,耐高温。只能一次编程,在设计初期阶段不灵活,称为OTP(OneTimeProgrammable)器件。SRAM(StaticRAM)--大多数公司的FPGA器件。可反复编程,且编程速度快。实现系统功能的动态重构每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序PLD器件的分类--按编程工艺电擦除可编程只读存储器EEPROM(ElectricalEPROM)--大多数早期的CPLD器件可反复编程不用每次上电重新下载,但相对速度慢,功耗较大注:EPROM(Era

5、sableProgrammableROM)型称为:可擦除可编程只读存储器。PLD器件的分类--按编程工艺flash--大多数目前的CPLD器件可反复编程,编程电压低,寿命长。不用每次上电重新下载,编程速度快,功耗低。逐步取代EEPROM。二、简单PLD原理1、电路符号表示2、可编程只读存储器PROM3、可编程逻辑阵列器件PLA4、可编程阵列逻辑器件PAL5、通用阵列逻辑器件GAL2.2.1电路符号表示图2-3常用逻辑门符号与现有国标符号的对照1、PLD的逻辑符号表示方法图2-4PLD的互补缓冲器图2-5PLD的互补输入图2-6PLD中与阵列表示图2-7PLD中

6、或阵列的表示图2-8阵列线连接表示2、PROM结构图2-9PROM基本结构:其逻辑函数是:PROM结构图2-10PROM的逻辑阵列结构逻辑函数表示:M行列PROM结构M07M06M05M04M03M02M01M00M17M16M15M14M13M12M11M10M27M26M25M24M23M22M21M20M37M36M35M34M33M32M31M30W0W1W2W3F7F6F5F4F3F2F1F0A1A000011011M行列列线(或)F0=M30W3+M20W2+M10W1+M00W0F1=M31W3+M21W2+M11W1+M01W0………F7=M3

7、7W3+M27W2+M17W1+M07W0行线(与)以两条地址线A1,A0为例PROM结构图2-11PROM表达的PLD图阵列图2-12用PROM完成半加器逻辑阵列PROM结构存在的问题:PROM的与阵列是全译码,产生了全部最小项。实际应用时,绝大多是组合逻辑函数并不需要所有的最小项。输入变量的增加会引起存储容量的增加,PROM的存储单元利用率大大降低。3、可编程逻辑阵列PLA结构图2-13PLA逻辑阵列示意图可编程逻辑阵列PLA结构优点:PLA不包含输入变量每个可能的最小项,仅包括在逻辑功能中实际要求的那些最小项。PROM随着输入变量增加,规模迅速增加的问题

8、在PLA中大大缓解。可编程逻辑阵列PL

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。