的总线操作和时序

的总线操作和时序

ID:39593776

大小:944.00 KB

页数:48页

时间:2019-07-06

的总线操作和时序_第1页
的总线操作和时序_第2页
的总线操作和时序_第3页
的总线操作和时序_第4页
的总线操作和时序_第5页
资源描述:

《的总线操作和时序》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1最小组态下的基本引脚最小组态下的总线时序最小组态下的总线形成第5章8086的总线操作和时序15.1概述时钟周期(T状态)计算机是一个复杂的时序逻辑电路,时序逻辑电路都有“时钟”信号。计算机的“时钟”是由振荡源产生的、幅度和周期不变的节拍脉冲,每个脉冲周期称为时钟周期,又称为T状态。计算机是在时钟脉冲的统一控制下,一个节拍一个节拍地工作的。总线周期是指CPU通过总线操作与外部(存储器或I/O端口)进行一次数据交换的过程。根据总线操作功能的不同,有多种不同的总线周期。如存储器读周期、存储器写周期、I/O读周期、I/O写周期

2、等。5.1.1时钟周期(T状态)、总线周期和指令周期8086的基本总线周期需要4个时钟周期4个时钟周期编号为T1、T2、T3和T4总线周期中的时钟周期也被称作“T状态”时钟周期的时间长度就是时钟频率的倒数当需要延长总线周期时插入等待状态TwCPU进行内部操作,没有对外操作时,其引脚就处于空闲状态Ti(1)在T1状态,CPU往多路复用总线上发出地址信息,以指出要寻址的存储单元或外设端口的地址。(2)在T2状态,CPU从总线上撤消地址,而使总线的低16位浮空,置成高阻状态,为传输数据作准备。总线的最高4位(A19~A16)用

3、来输出本总线周期状态信息。在这些状态信息用来表示中断允许状态,当前正在使用的段寄存器名等。(3)在T3状态,多路总线的高4位继续提供状态信息,而多路总线的低16位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。(4)在有些情况下,外设或存储器速度较慢,不能及时地配合CPU传送数据。这时,外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好”信号,于是CPU会在T3之后插入1个或多个附加的时钟周期Tw。Tw也叫等待状态,在Tw状态,总线上的信息情况和T3状态

4、的信息情况一样。当指定的存储器或外设完成数据传送时,便在“READY”线上发出“准备好”信号,CPU接收到这一信号后,会自动脱离Tw状态而进入T4状态。(5)在T4状态,总线周期结束。指令周期每条指令的执行包括取指令、译码和执行。执行一条指令所需要的时间称为指令周期。指令指令周期是由1个或多个总线周期组合而成。或者说,指令周期可以被划分为若干个总线周期。8086中的指令码最短的只需要一个字节,多的有6个字节。多字节指令,取指(存储器读)就需要多个总线周期;在指令的执行阶段,由于各种不同寻址方式,需要的总线周期个数也各不相

5、同。因此8086的指令周期是不等长的。对于8086CPU来说,在EU执行指令的时候,BIU可以取下一条指令。由于EU和BIU可以并行工作,8086指令的最短执行时间可以是两个时钟周期,一般的加、减、比较、逻辑操作是几十个时钟周期,最长的为16位乘除法约要200个时钟周期。演示5.2处理器总线外部特性表现在其引脚信号上,学习时请特别关注以下几个方面:指引脚信号的定义、作用;通常采用英文单词或其缩写表示信号从芯片向外输出,还是从外部输入芯片,或者是双向的起作用的逻辑电平高、低电平有效上升、下降边沿有效输出正常的低电平、高电平

6、外,还可以输出高阻的第三态⑶有效电平⑷三态能力⑵信号的流向⑴引脚的功能5.2.18086的两种组态当8086CPU与存储器和外设构成一个计算机的硬件系统时,根据所连的存储器和外设的规模,8086可以有两种不同的组态。两种组态构成两种不同规模的应用系统最小模式构成小规模的应用系统8086本身提供所有的系统总线信号最大模式构成较大规模的应用系统,例如可以接入数值协处理器80878086和总线控制器8288共同形成系统总线信号输入输出协处理器8089两种组态利用MN/MX*引脚区别MN/MX*接高电平为最小组态模式MN/MX*

7、接低电平为最大组态模式两种组态下的内部操作并没有区别IBMPC/XT采用最大组态我们以最小组态展开基本原理通常在信号名称加上划线(如:MX)或星号(如:MX*)表示低电平有效8086的引脚图5.2.2最小组态的引脚信号分类学习这40个引脚(总线)信号数据和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚1.数据和地址引脚AD15~AD0(Address/Data)(39,2~16)地址/数据分时复用引脚,双向、三态作为复用引脚,在总线周期的T1状态作为低16位地址线。T2、T3、TW状态,作为数据总线。在

8、DMA方式时,这些引线被置为高阻状态,置为高阻状态。A19/S6~A16/S3(Address/Status)(35~38)地址/状态分时复用引脚,输出、三态。在总线周期的T1状态输出高4位地址A19~A16。由于8086/8088对I/0端口的寻址仅用低16位地址线,故A19~A16作为地址总线使用时只能对存储器寻

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。