数字均衡幅频功率放大器

数字均衡幅频功率放大器

ID:38946959

大小:336.50 KB

页数:8页

时间:2019-06-21

数字均衡幅频功率放大器_第1页
数字均衡幅频功率放大器_第2页
数字均衡幅频功率放大器_第3页
数字均衡幅频功率放大器_第4页
数字均衡幅频功率放大器_第5页
资源描述:

《数字均衡幅频功率放大器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数字均衡幅频功率放大器摘要:本设计实现了一个能对音频信号幅频均衡并且进行功率放大后高效率输出的系统。系统以FPGA为核心,设计FIR滤波器实现数字均衡。均衡后电压幅度最大波动在±0.9dB以内。均衡器输出信号经MOS管制作的D类功放进行功率放大。经测试,D类功放效率为,输出功率大于等于10W时波形无明显失真。关键词:均衡器FIR滤波器FPGAD类功放Abstract:Thisdesignimplementsasystemwhichcanequalizetheinputaudiosignalandoutputitefficie

2、ntly.Inthissystem,FPGAisusedasthecoreprocessor.andFIRfiltersareusedtorealizeamplitude-frequencyequalization,thevoltagefluctuationrangeafterequalizationisin0.5dBorless.TheoutputsignalspasstheClassDamplifiermadebydiscreteMOStransistorsforpoweramplification,thetestsho

3、wstheefficiencyoftheamplifierisupto75%andthewaveformhasnosignifi-cantdistortionwhentheoutputpoweris10W.KeyWords:equalizerFIRfilterFPGAD-Classpoweramplifier一、方案论证与比较1.数字幅频均衡方案比较与选择数字幅频均衡器即是在给定的技术指标下,设计离散时间线性系统的系统函数,并使得该系统的频率响应落在预先给定的容限之内。方案一:IIR数字滤波器该方法可基于相应模拟滤波器的完整

4、的设计公式,且在实现中具有最小个数的常数乘法器和最少个数的延迟单元,是一种很好的节省资源的选择。但由于IIR滤波器具有极点,容易产生振荡。且IIR系统具有非线性相位,会引起相位失真。方案二:FIR数字滤波器FIR滤波器的设计方法以直接逼近所需离散时间系统的频率响应为基础,它几乎完全限于离散时间滤波器的实现问题。并且FIR滤波器的设计问题比IIR滤波器的设计问题有更多的可控之处,所设计出来的系统也具有线性相位,不存在相位失真。FIR滤波器的设计方法有多种,频域采样的设计方法可对局部频谱进行整形,适合幅频均衡的应用。综合上述考虑

5、,选用方案二。2.数字信号处理器比较与选择方案一:使用DSP作处理器DSP处理器内部资源主要是乘法器和加法器,并采用流水作业,从而大大提高了运算速度。DSP主要用作算法处理,适合用来做卷积、傅里叶变换、滤波等算法。但是DSP价格昂贵,且难以实现多线程处理,加上我们对DSP开发平台的了解有限,故本次不采用这种方案。方案二:使用FPGA作处理器FPGA具有结构和逻辑单元灵活、集成度高以及适用范围宽等特点,8可以内部实现加法器、乘法器、FIFO等数字电路,同时它提供了很多具有DSP功能的IP核,可以方便地实现FFT、FIR滤波器等

6、功能,调试简单。所以综合上述考虑,我们选用方案二。3.功率放大方案比较与选择方案一:A类或B类功放A类功率放大器可以实现高保真的音频信号输出,但是A类功放的静态功耗很大,一般情况下效率在10%~20%左右,不满足题目要求。而B类功放的效率在50%~78%左右,实际制作中,我们也很难做到60%以上的效率,所以不采用这种方案。方案二:AB类功放AB类功率放大器相对A,B类在效率上有所提高,避免了A类的直流偏置的损耗和B类的交越失真,其理论值效率值为78.5%,但是在实际制作中功率控制在60%以上比较困难,所以未下用此方案。方案三

7、:D类功放D类功放的原理图如图一所示,首先音频信号被调制到脉冲波形中,功率放大后只需通过一个低通滤波器就可以将音频信号恢复出来。由于D类功放在无信号输入时放大器处于截止状态,工作时,靠栅极输入大信号让晶体管进入饱和状态,将电源与负载直接导通,这样就不会有静态损耗。虽然晶体管总会有很小的导通电阻消耗部分电能,但一般MOS管导通电阻在mΩ级,此时可以保证很高的效率。综合上述考虑和各个方案的特点,我们选用方案三。图一、D类功率放大器原理图4.总体方案设计根据以上分析,系统的整体框图如图二所示。输入信号首先通过前置放大电路放大到一定

8、幅度,经过带阻网络后,信号的幅频特性发生变化。由于我们选用的ADS8505输入信号范围达-10V~+10V,故带阻网络输出信号经过抗混叠滤波后直接输入AD进行采样,将采样结果送入FPGA做幅频均衡。最后通过DA输出并滤波,经过D类功放后即可得到大功率信号。8图二、系统整体框图一、理论分析与

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。