数字幅频均衡的功率放大器-9组

数字幅频均衡的功率放大器-9组

ID:37528174

大小:146.00 KB

页数:7页

时间:2019-05-24

数字幅频均衡的功率放大器-9组_第1页
数字幅频均衡的功率放大器-9组_第2页
数字幅频均衡的功率放大器-9组_第3页
数字幅频均衡的功率放大器-9组_第4页
数字幅频均衡的功率放大器-9组_第5页
资源描述:

《数字幅频均衡的功率放大器-9组》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、数字幅频均衡的功率放大器(F题)摘要:本设计是一个数字幅频均衡的功率放大器,输入信号经过增益为500的前级放大网络、最大衰减≥10dB的带阻网络及阻抗匹配网络后,采用数字滤波算法对通过带阻网络的信号进行数字幅频均衡,将数字滤波器频响曲线数据导入NEC单片机实现数字滤波。对信号实时测频与采样,通过数字滤波器修正该频点幅值,用DA输出滤波后信号,从而实现数字幅频均衡。经过此处理后,以10kHz时输出信号电压幅度为基准,通频带20Hz~20kHz内的电压幅度波动在±1.5dB以内,满足了题目要求。对数字均衡后的输出信号进行功率放大,末级功放管采用了分立的大功率MOS晶

2、体管。输出效率大于60%,输出电压波形无明显失真,达到了要求。关键词:数字滤波器单片机功率放大一系统方案1.1控制处理模块:方案一:采用中小规模集成电路构成的控制电路.方案二:采用可编程逻辑器件构成控制器.方案三:采用以单片机为核心的单片机最小系统.方案一外围器件多,易出故障.方案二最大特点是使用FPGA,系统处理速度快,可较好的实现信号的实时处理。但在对A/D,D/A的时序控制上,FPGA编程较为复杂,且系统规模大,成本高。而用单片机,系统规模可以做得很小,成本较低。具有容易掌握,可靠性高等优点,故采用方案三,即采用NECD78F1166.1.2数字幅频均衡模

3、块:方案一:数字滤波法,让信号通过FIR数字滤波器,其频响曲线与前端帯阻网络频响曲线叠加后得到幅频均衡的频响曲线。从而实现数字幅频均衡,但是很难设计出满足特定频响要求的FIR数字滤波器。。方案二:快速傅里叶法,得到其频谱,对其幅频曲线修正,使得各频点相对10KHZ频点均幅。再将频谱序列经FFT逆变换输出。实现数字幅频均衡。但是通过FFT来对信号进行处理速度较慢,不能很好的实现音频均衡器的实时特性.方案三:频率补偿法,用扫频法对帯阻网络扫频,求得其频率响应,计算得到数字滤波器频响。实时处理时对信号进行采样,同时实时测量信号频率,根据数字滤波器频响得到修正系数,用D

4、/A输出均幅信号,从而实现数字幅频均衡。且滤波器设计方法便捷,只需得到前端帯阻网络频响后进行简单运算,此方案易于实现.综上所述,采用方案三2.功率放大模块方案一:采用常规脉冲宽度调制器LM4651、大功率MOSFET、LC低通滤波器组成D类音频功率放大电路。LM4651可驱动MOSFET工作,该电路实现起来较为简便,但是LM4651价格昂贵,性价比较低。方案二:完全采用分立元件组成D类功率放大电路。此电路组成框图如下:低通滤波开关放大电路比较器三角波发生器三角前置幅频均衡电路此种方案充分应用了脉宽调制D类功放的原理,但外围电路复杂且难以满足带宽要求,调试也较困难

5、。方案三:采用分立元件构成MOS管功率放大电路,,放大倍数容易控制且失真度可以做到很小,容易实现.因此选择方案三1.4总体方案设计本系统采用NEC单片机NECD78F1166作为数据处理和控制核心,系统分为前级小信号放大,帯阻网络、数字幅频均衡、功率放大等功能模块。系统总体框图如下:数字幅频均衡器DA输出AD采样MCU数字滤波功率放大器带阻滤波网络阻抗匹配网络前置放大测频图1系统总体框图二理论分析与设计2.1前置放大电路设计放大增益控制的实现原理图见下图。运放芯片采用具有很高的增益带宽积及优良动态响应的仪表放大器芯片INA103,INA103噪声低至1nV/,该

6、运放的放大倍数A=1+000/10=501.通频带可达到300KHz以上,且-1dB点为150KHz以上,足以满足题目要求.输出电阻为600欧姆,。图2前置放大原理图2.2功率放大电路设计为了提高功率和效率,一般的方法是降低三极管的静态工作点,其中甲类(θ=180°,η≤50%),乙类(θ=90°,η≤78.5%),丙类(θ<90°,η>78.5%)。本方案使用分立的大功率MOS晶体管构成甲乙类互补推挽功率放大电路,使得功率放大电路输出功率≥10W,输出电压波形无明显失真且-3dB通频带为20Hz~20kHz,这样便很好的满足了题目的要求。图3功率放大电路原理图

7、2.3数字幅频均衡电路设计数字幅频均衡模块由MCU,A/D,D/A,前端匹配等组成。测频与数字滤波运算由MCU1完成,通过16位数据总线将滤波系数g传递至MCU2,A/D采样,数字滤波与D/A输出则由MCU2完成。NEC单片机时钟周期最高可达20MHZ,内置16位乘法器可提高运算速度。由于前级信号动态范围与本系统不匹配,故在系统前端采用衰减网络与加法器实现前级与本级的匹配。信号频率为20-20khz,采用TLC0820,其转换时间小于3us,实测得采样速率可达200k以上,对音频信号采样已足够。采用片内D/A,简化了系统。数字幅频均衡框图如图所示:输出信号TLC

8、0820AD采样MCU1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。