数字幅频均衡的功率放大器设计报告

《数字幅频均衡的功率放大器设计报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字幅频均衡功率放大器摘要：木系统是采用FPGA来设计的数字幅频均衡功率放大器，主要包括前置放大电路、带阻衰减网络、数字幅频均衡和音频功率放大电路四个模块构成。前置电路采用两级放大电路组成，放大倍数大于400倍。通过反复调整带阻衰减网络的参数，使其达到题目的要求。通过MATLAB工具设计岀与带阻衰减网络相对应的一个带通F1R滤波器，并根据返回的系数将该滤波器在FPGA中实现，最终实现了幅频均衡。功率放大部分采用“集成运放+M0SFET”的组合模式，设计了一个CLASS-AB功率放大器。为了更好地实现幅频均衡，本设计采用了分段的方式进行均衡，即通过降采样的方式降低了滤波器的阶数要

2、求。测试表明，本系统能实现幅频均衡，满足系统基本要求和发挥功能要求。关键词：幅频均衡、FIR滤波器、AB类功放一、系统方案1、幅频均衡方案比较方案一：本题要求的输入信号频率在咅频段20Hz〜20KHz范围，经带阻网络后对信号进行采样，FFT算法分析信号的频率成分，然后根据带阻网络的幅频特性在频域对幅频特性进行补偿，在频域进行均衡。然后经过IFFT还原为时域信号，其优点是可采用DSP处理器完成FFT和IFFT算法，实现方便。缺点是难以兼顾频率分辨率、频率分析范围和分析时间要求，而且DSP成本较高。方案二：带阻网络输出信号经采样后，采用yulewalk函数设计IIR数字滤波,在时域

3、进行均衡。根据yulewalk函数返回的IIR滤波器系数，在MATLABSimulink组件中通过调用Altera公司提供的DSPBuilder库来构建一个11R滤波器系统,最后在QuatusII中调用生成的HDL代码，将该数字滤波器配置到FPGA中。该方案的优点在于能够使用较低的阶数而达到理想的幅频均衡，这不仅降低了系统资源的消耗，而且还降低了工作量。但是IIR滤波器本身存在着非线性相位跟稳定性的问题，所以在咅频处理中并不常用。方案三：带阻网络输出信号经采样后，采用fir2（任意滤波器）函数设计FIR数字滤波，在时域进行均衡。为了降低FIR滤波器的阶数要求，我们将20~20k

4、Hz信号分成两段均衡,针对这两个频率段的信号采用不同的采样率进行采样,通过MATLAB工具分别设计出不同釆样率对应的FIR滤波器。最后根据返回的滤波器系数，调用QuatusII中FIRComp订erIIIP核设计出两个并行处理的FIR滤波器，实现幅频均衡。由于QuatusII中有现成的FIRIP核可以调用，使用该方案可以大大缩短开发周期、提高效率，而且FIR滤波器本身具有线性相位跟稳定性的优点。2、功率放大器方案比较设计要求末级输出功率大于10W,效率要达到60%以上，输出波形不能明显失真，并且功放管必须采用分立的功率MOS管。所以考虑到上述条件，我们有两种方案能在题目耍求的2

5、0Hz〜20KHz频率范围内满足要求。方案一：采用D类功放，调制信号与三角载波比较产生SPWM波,控制MOS管的通断，最后经过LC滤波得到调制波形。优点：管子工作在开关状态，主要损耗是开关损耗，效率可以达到80%以上；缺点：整个电路比较复杂和难调，SPWM的占空比调不好，输出波形就会失真。方案二：采用AB类功放完成功率放大，在MOS管前面要进行信号放大，使其有效值达到9VO优点：电路简单易调，输出波形没有明显的失真；缺点：由于管子一育工作在线性区，M0S管自身损耗很大，其理想最大效率为78%。虽然效率不高，但可以满足题目要求的60%。综上分析，采用F1R数字滤波器完成20Hz〜

6、20KHz范围内对带阻网络幅频均衡，功放采用AB类功放完成本设计，系统框图如图1所示。图1系统功能框图二.理论分析与设计1、带阻网络特性分析网络电路和参数分别如图2、图3所示。网络中间串联支路电阻取为50omh,在题0要求的600ohm负载条件下带阻网络在749Hz处相对于10kHz处最人衰减为10.27dB>10dB,满足题目要求。Pm・3903•跖50OHM阻帯网络图2带阻网络电路图3实测带阻网络幅频特性曲线2、幅频均衡滤波器设计为实现对图3幅频特性的网络均衡，需要设计一个与其相反的带通滤波器即可。为了降低F1R滤波器的阶数要求，我们将20〜0kHz信号分成两段均衡(20I

7、Iz~200IIz、200I1Z〜20kIIz),针对这两个频率段的信号采用不同的采样率进行采样，通过MATLAB工具分别设计出不同采样率对应的FIR滤波器。下图分别为10k.50k采样率对应的滤波器幅频特性曲线。图450k采样率对应的幅频特性图510k采样率对应的幅频特性三、电路设计1、前置放大电路设计前置放人电路如图6所示，由0PA2227构成的两级放人电路，每级的放人倍数分别为19.1倍、21倍，共放大403倍＞400倍，满足题目要求。图6前置放大电路2、ADC预处理设计图7ADC预处