资源描述：
《vhdl语言应用基础1(基本结构、数据类型)》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第二章VHDL语言应用基础参考书目及网络资源《VHDL硬件描述语言与数字逻辑电路设计》，侯伯亨，西安电子科技大学出版社。《VHDL与数字电路设计》卢毅科学出版社《VerilogHDL硬件描述语言》清华大学出版社《CPLD技术及应用》宋万杰等西安电子科技大学出版社《可编程逻辑系统的VHDL设计技术》KevinSkahill东南大学出版社《ALTERA可编程器件及其应用》刘宝琴清华大学出版社《Xinlinx数字系统现场集成技术》朱明程东南大学出版社http://www.fpga.com.cnhttp://bbs3w.tsinghu
2、a.edu.cn(学术科学/电路设计与调试版)http://www.21icbbs.com/club/default.asphttp://bbs.6to23.com/2/default.asp?name=dickhouhttp://www.eetchina.comhttp://www.xilinx.comPART1HDLVHDL具有强大的行为描述能力，丰富的仿真语句和库函数，对设计的描述也具有相对独立性Verilog最大特点就是易学易用，语法比较自由ABEL一种早期的硬件描述语言支持逻辑电路的多种表达形式，其中包括逻辑方程，真
3、值表和状态图。AHDL(AlteraHDL)是ALTERA公司发明的HDL,特点是非常易学易用，学过高级语言的人可以在很短的时间（如几周）内掌握AHDL。它的缺点是移植性不好，通常只用于ALTERA自己的开发系统。VHDLVHDL语言最初于1981年由美国国防部为解决所有电子产品存档而提出的一种统一标准语言,1983年至1985年,由IBM、TI等公司对VHDL进行细致开发,1987年成为IEEE1076’87标准。1993年,修订版IEEE1076’93出台。随后,IEEE分别提出IEEE1076.3(可综合标准)和IEEE
4、1076.4(ＶＩＴＡＬ标准),以解决可综合VHDL描述在不同EDA厂商之间的移植问题,以及ASIC/FPGA的门级库描述问题。VERILOGVERILOG语言最早由GATEWAY设计自动化公司于1981年提出,并提供相应的VERILOG仿真器。1985年,仿真器增强版VERILOG-XL推出。CADENCE公司于1989年收购GATEWAY公司,并于1990年把VERILOG语言推向市场,而保留了VERILOG-XL的所有权。1995年,VERILOG成为IEEE1364标准。就标准而言,两种语言并无优劣、先后可言。至于设计
5、者采用哪种语言,与设计者的习惯、喜好以及目前EDA、FPGA行业的支持有关。由于VHDL在系统设计方面的语法支持,各FPGA厂商对VHDL语言的支持明显多于Verilog,这可从各厂商所提供的设计开发包中得到明证。而Verilog由于在门级描述上的优势,从而被众多的IC设计人员所采用。VHDL&VERILOG常见的HDL工具FPGAExpress：VHDL/VerilogHDL综合软件，简单易用，但有人反映其对VerilogHDL的支持不够强,Synopsys公司出品。FPGACompilerIIVHDL/VerilogHDL
6、综合软件，Synopsys公司出品Quartus：QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。常见的HDL工具Synplify：VHDL/VerilogHDL综合软件。Synplicity公司出品。ActiveHDLVHDL/VerilogHDL仿真软件，简单易用。Aldec公司出品Modelsim：VHDL/VerilogHDL仿真软件，功能比ActiveHD
7、L强大，使用比ActiveHDL复杂。Mentor公司出品。常见的HDL工具NC-Verilog/NC-VHDL：Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog的前身是著名的Verilog仿真软件：Verilog-XLStateCAD状态机设计软件，通过画框图可自动生成状态机的VHDL,VerilogHDL,或AHDL源代码文件。对熟练掌握HDL的人，实用价值不高X-HDL:可实现VHDL和Verilog语言的相互自动转化常见的HDL工具VisialVHDL/VisalVerilog:
8、可视化的HDL/Verilog编辑工具，功能类似于RenoirRenoir通过画框图来完成PLD/FPGA的系统设计，可自动生成部分VHDL/VerilogHDL源代码文件，亦可由VHDL/VerilogHDL源代码生成原理框图。Renoir（输入），Leonardo.Spe
