欢迎来到天天文库
浏览记录
ID:38352225
大小:132.00 KB
页数:3页
时间:2019-06-10
《数字实验操作题》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、华中科技大学考试卷2010.06课程:电子线路设计与测试(二)(开卷)(实验操作部分,3小时)专业班级姓名学号一、电路的设计与装调(30分)试以74LS191为主要器件,再加上其它必要的元器件,设计、装调一个计数、译码、显示电路,计数规律为:3-4-5-6-7-8-9-3-4-5-6-7-8-9-3-4-…,每秒钟显示数字加1。具体要求如下:(1)设计一个启动按键S1,当S1接通时,固定显示数字3;当S1断开时,正常计数;显示9的同时发光二极管亮。(2)要求有一个暂停/连续的控制按键S2。S2接通时,暂停计数,S2断开时,继续计
2、数(S1键处于断开状态)。(3)自己设计频率为1Hz时钟脉冲信号产生电路。(4)用数码显示器显示计数规律,要求电路工作稳定可靠,显示数字清晰稳定。(5)写出设计过程,画出电路原理图,标明元器件型号、参数、引脚名称和引脚号,简述电路的工作原理。(6)安装调试电路,测试逻辑功能,观察并记录显示结果。(以上各项完成后举手请老师检查)(7)计数器CP端改用信号发生器提供1000Hz脉冲信号,利用示波器观察CP信号和计数器输出信号的时序关系,并记录CP、Q0、Q1、Q2、Q3信号的波形。(8)写出观察波形的操作步骤(包括信号先后所接的通道
3、号、触发信号源等)。二、电路的设计与装调(30分)选用实验课程中发放的元器件,设计、装调一个计数、译码、显示电路,计数规律8-7-6-5-4-3-2-8-7-6-5-4-3-2-8-7-...,每秒钟显示数字减1。具体要求如下:(1)设计一个启动按键S1,当S1接通时,固定显示数字8;当S1断开时,正常计数;显示2的同时发光二极管亮。(2)要求有一个暂停/连续的控制按键S2。S2接通时,暂停计数,S2断开时,继续计数(S1键处于断开状态)。(3)自己设计频率为1Hz时钟脉冲信号产生电路。(4)用数码显示器显示计数规律,要求电路工
4、作稳定可靠,显示数字清晰稳定。(5)写出设计过程,画出电路原理图,标明元器件型号、参数、引脚名称和引脚号,简述电路的工作原理。(6)安装调试电路,测试逻辑功能,观察并记录显示结果。(以上各项完成后举手请老师检查)(7)计数器CP端改用信号发生器提供的1000Hz脉冲信号,利用示波器观察CP信号和计数器输出信号的时序关系,并记录CP、Q0、Q1、Q2、Q3信号的波形。(8)写出观察波形的操作步骤(包括信号先后所接的通道号、触发信号源等)。9三、电路的设计与装调(30分)表4S1S2计数器状态00清零01加计数10减计数11保持试设
5、计、装调一个计数范围为0~9的多功能计数器电路。具体要求如下:(1)具有数码显示功能,要求电路工作可靠,显示数字清晰稳定。(2)具有清零、保持、加计数、减计数的功能。计数器状态与控制开关的关系如表4所示。当计数器进行减计数时,发光二极管发光;当计数器进行加计数时,发光二极管不发光。(3)写出设计过程,画出电路原理图,标明元器件型号、引脚名称和引脚号,简述电路的工作原理。(4)安装调试电路,测试逻辑功能。由信号发生器提供1Hz的TTL正方波脉冲,观察并记录显示结果。(以上各项完成后举手请老师检查)(5)令控制开关S1=1,S2=0
6、。由信号发生器提供1000Hz的时钟脉冲信号CP,利用示波器观察CP信号和计数器输出信号的时序关系,并记录CP、Q0、Q1、Q2、Q3信号的波形。(6)试写出上述观察波形时的操作步骤(包括信号所接的通道号、通道耦合方式、触发信号源等设置)。四、电路的设计与装调(30分)用一片74192和一些门电路设计并实现一个变模计数器。具体要求如下:表5计数器控制表控制信号实现功能ST00异步清零01模510模811暂停计数(1)在两个手动控制开关S和T的控制下,实现模5(0-1-2-3-4-0-1-…)和模8(0-1-2-…-7-0-1-…
7、)的计数,并要求具有异步清零和暂停计数的功能,控制表如表5所示。(2)用数码管显示计数值,要求电路工作可靠,显示数字清晰稳定。(3)写出设计过程,画出电路原理图,标明器件型号,针对四种控制情况简要说明其工作原理。(4)安装调试电路,测试逻辑功能。由信号发生器提供1Hz的TTL正方波脉冲,并记录显示结果。(以上各项完成后举手请老师检查)(5)由信号发生器提供1kHz的TTL时钟脉冲信号CP,利用示波器观察并记录模8计数器中CP信号和电路输出信号(Q0、Q1、Q2、Q3)的时序波形。(6)试写出上述观察波形时信号所接通道号、通道耦合
8、方式、触发信号源设置。9五、电路的设计与装调(30分)利用计数器和门电路设计、装调一个具有图3所示输入、输出波形的时序脉冲产生电路。图中OUT为电路的输出端,CP为时钟脉冲输入端。具体要求如下:(1)每5个时钟周期,OUT输出一个高电平脉冲,高电平持续时间为半个
此文档下载收益归作者所有