数字电路与逻辑设计中段复习

《数字电路与逻辑设计中段复习》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数制转换重点、难点：十进制转换为二、八、十六进制：举例整数转换：(28)10－>二进制(53)10－>八进制(246)10－>十六进制小数转换：(0.125)10－>二进制(0.39)10－>二进制(0.8125)10－>八进制(0.8125)10－>十六进制卡诺图化简例1，用卡诺图法将下面逻辑函数化简成为最简的与或式及最简与非-与非式。F(A,B,C,D)＝∑(m0,m3,m4,m5,m6,m7,m9,m12,m14,m15)卡诺图化简例2，用卡诺图法将下面逻辑函数化简成为最简的与或式和与非式

2、。F(A,B,C)＝∑(m0,m1,m2)+∑d(m4,m5,m6)卡诺图化简例3，用卡诺图法将下面逻辑函数化简，并消除竞争-冒险。F(A,B,C)＝∑(m1,m3,m6,m7)门电路例1，已知TTL与非门的IOL=50mA（灌电流），VOH=3.6V，VOL=0.3V；发光二极管正向导通电压VD=1.5V，正向工作电流为ID=5~15mA。求发光二极管驱动电路中R的取值范围。Vcc(＋5)R导通时，该点电压为0.3＋1.5=1.8V。所以电阻R上的压降为5-1.8=3.2V。为了满足发光二极管

3、工作电流的要求，电阻R要满足(3.2/15m)

4、高，若有静电感应，会使悬空的输入端产生不稳定的电压。故CMOS门在实际使用时禁止悬空。悬空AF≥1&例4，G1和G2是两个OC与非门，每个门在输出低电平时允许灌入的最大电流IOL(max)=16mA，输出高电平电流IOH<250uA。G3-G5是三个TTL与非门，它们的输入低电平电流IIL=1.6mA，输入高电平电流IIH<5uA。计算外接负载电阻RL的取值范围。（VOH(min)=2.4V、VOL(max)=0.4V）门电路m’为负载门输入端的个数n’为驱动门的个数解：所以：0.41K＜RP＜

5、4.91Km’为负载门的个数注：不是负载门输入端的个数例1，已知逻辑电路如下图所示，分析该电路的逻辑功能。最后，可写出输出变量Ｙ与输入变量Ａ、Ｂ、Ｃ之间的最简函数式为：组合逻辑电路根据表达式Ｙ＝ＡＢ＋ＡＣ＋ＢＣ，可得真值表如表下：ABCY从表中可以看出,当输入变量ＡＢＣ中为１的个数不小于２时输出Ｙ为１，否则，Ｙ为０。由此可以判断,该电路是一个三输入少数服从多数的表决器。组合逻辑电路解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。用一片74138加一个与非门就可实现该逻辑函数=m3+m5

6、+m6+m7=ABCL00000010010001111000101111011111例2，用74138实现下面的逻辑函数例3，试用8选1数据选择器74151实现逻辑函数：解：将逻辑函数转换成最小项表达式：=m3+m5+m6+m7画出连线图YAD3474151G7DDDD162DY1DD02A5A0ABCL01组合逻辑电路解：将A、B接到地址输入端（A1为地址高位、A0为地址低位），C加到适当的数据输入端。逻辑函数L变形为：CABCABL++=例4，试用4选1数据选择器实现逻辑函数：组合逻辑电路

7、连线图为：例5，设计一个5421码－>8421码译码器。器件：非门4个，二输入端8个，三输入端与非门6个组合逻辑电路5421A3A2A1A08421B3B2B1B05421A3A2A1A08421B3B2B1B000000000101110000001000111001001001000100101随意项001100110110随意项010001000111随意项100001011101随意项100101101110随意项101001111111随意项ΦΦΦ0100000010110100A1A

8、0A3A210110ΦΦΦ01111ΦΦΦ0100000010110100A1A0A3A201010ΦΦΦ10011真值表卡诺图B3：B2：ΦΦΦ0101100010110100A1A0A3A210010ΦΦΦ10111ΦΦΦ0111000010110100A1A0A3A210110ΦΦΦ00011B1：B0：例6，使用3-8译码器和门电路实现一个可控全加、全减运算电路。当M=0时，进行一位二进制加法运算当M=1时，进行一位二进制减法运算器件：3－8译码器一个，二输入端与非门4个，四输入端与非门