《数字电路与逻辑技术》考卷样卷

《《数字电路与逻辑技术》考卷样卷》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、卷共3页第3页班级_____________________姓名_____________________学号_____________________………………………………………………………………装订线………………………………………………………………班级_____________________姓名_____________________学号_____________________………………………………………………………………………装订线…………………………………………………………………………………………一、填空(共10小题，每格占1分，共20分)1．（36

2、5）10＝（）8＝（）162．（11.001）2=()10=()8=()163．主从Ｊ－Ｋ触发器的特性方程为。4．主从Ｔ触发器的特性方程为。5．三态门电路具有、、三个状态。6．触发器从逻辑功能上分，可分为：J-K、、、、。7．级环形计数器，有12个无效状态。8．时序逻辑电路通常由_________________和________________组成。9．一个三变量的逻辑函数，其最小项有_____个。10．逻辑函数的反函数，对偶函数。二、选择题(共8小题，每小题占2分，共16分)1．图一所示电路为普通TTL门电路，输出高电平，低电平，门电路的关门电阻，开门电阻，则图（

3、a）和图（b）的输出为（）。A、F1=3.6VF2=0.3VB、F1=0.3VF2=3.6VC、F1=0.3VF2=0.3VD、F1=3.6VF2=3.6VE、F1=3.6VF2=A.B2．下列触发器中克服了“空翻”现象的有（）。A、边沿D触发器B、主从RS触发器C、同步RS触发器D、主从JK触发器3．电路如图二所示，在（）的条件下，、才能起到直接置位和复位的作用。A、CP=1B、CP=0C、与CP无关4．下列电路中（）不是时序电路。A、计数器B、触发器C、寄存器D、译码器5．3个D触发器构成的扭环形计数器，其计数长度为（）A、3B、6C、12D、86．个触发器构成的

4、环形计数器中，有效状态有（）个。A、B、C、D、7．JK触发器在CP脉冲作用下，欲使，则输入信号应为（）。A、B、C、D、E、班级_____________________姓名_____________________学号_____________________……………………………………………………………装订线……………………………………………………………卷共3页第3页班级_____________________姓名_____________________学号_____________________………………………………………………………………装订线………

5、………………………………………………………班级_____________________姓名_____________________学号_____________________………………………………………………………………………装订线…………………………………………………………………………………………8．逻辑函数=（）A、BB、AC、D、三、化简(20分)1．用逻辑代数的基本公式、定律、规则，化简下列逻辑函数。（6分）（6分）2．用卡诺图将下面函数化简成最简“与或”表达式。（8分）F(A,B,C,D)=∑m（0,1,2,5,8,10,11,12,13,14,15

6、）四、分析与设计（共44分）1．如下图所示为主从J-K触发器，若在CP、J、K端分别加上如图所示的波形，并设触发器的初始状态为0，试画出触发器端的波形。（6分）2．如下图所示，若在端加入如图所示的输入波形，设触发器的起始状态为0。（1）写出Qn+1的表达式。（5分）（2）画出Q端的波形。（5分）班级_____________________姓名_____________________学号_____________________……………………………………………………………装订线……………………………………………………………卷共3页第3页班级____________

7、_________姓名_____________________学号_____________________………………………………………………………………装订线………………………………………………………………班级_____________________姓名_____________________学号_____________________………………………………………………………………………装订线…………………………………………………………………………………………1．如下图所示时序逻辑电路，所有触发器的初始状态都为0。（1）分析该时序逻辑电