数字电路与逻辑设计a卷new

《数字电路与逻辑设计a卷new》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

数字电路与逻辑设计A卷一.单项选择题（每题2分，共20分）1.数制转换(35.75)10=（B）。A)(43.3)8B)(100011.11)2C)(00110101.01110101)余3BCDD)(2F)162.下列电路中，那种电路输出端不可以并联使用（）。A)具有推拉式输出端的TTL门电路B)TTLOC门电路C)TTL三态门D)CMOSOD门电路3.的最简或-与式为（D）。A)B)C)D)4.的最简与-或式是（C）。A)B)C)D)5.图1.1所示电路中各逻辑门均为TTL门，则该电路的逻辑关系是（）。图1.1A)B)C)D)6．图1.2所示电路为4选1数据选择器构成的组合电路，写出其最简与―或式（C）。图1.2A)B)C)D)7.下列触发器中，具有约束方程的是（A）。7 A)基本RS触发器B)钟控T触发器C)主从JK触发器D)下降沿D触发器8.一个模值为6的计数器，状态转移图如图1.3所示，若初始状态为000，则经过100个CP脉冲后，其状态为（C）。图1.3A)000B)001C)110D)1009.在下列逻辑电路中,不是时序逻辑电路的是（　　　）。A)计数器B)移位寄存器C)序列码产生器D)译码器10.逻辑函数F=A⊕B⊕C和G=A⊙B⊙C满足关系(B)。A)B)C)D)二.填空题（每空2分，共20分）1.完成数制转换(54)8=(__101100_________)2=(____44_______)10=(__01000100_________)8421BCD。2.所示电路逻辑函数的最简与-或式为__F=AB+CD_____________。图2.13.逻辑函数的最与-或式为___Y=A_+C+D_______。4.,则Y的对偶式＝(A+B)(C+)(C+)___________，Y的反函数（用反演规则）＝(+)_____________5.移位寄存器可以用于脉冲节拍延迟，若给定移存脉冲的周期为0.1s，如果要求输入信号延迟2s才到达输出端输出，则移位寄存器至少应由_________个D触发器构成。7 1.图2.2所示为两个下降沿JK触发器构成的时序电路，请写出的状态转移方程=A+__________。电路输入信号A和CP的工作波形已给出，试分析在虚线处=1____。(设电路初始状态为0)图2.2三.化简题（每题10分，共20分）1.用公式法将逻辑函数化简为最简与-或式。解：F=AC++AC+BD+=AC++A+AC+BD+=AC++BD+=AC++BD+B+=AC++BD+=AC++BD+B+D=AC++B+BD=+AC+BD=A++BD2.用卡诺图法把逻辑函数化简成最简与―或式。000111107 111110011001111100011110四．分析题（10分）分析图4所示时序电路，写出各个触发器的驱动方程，状态转移方程，绘制状态转移表和状态转移图，并说明该电路是否能够自启动。图4解：驱动方程：状态方程：状态表：000101010010101101111010状态图：该电路是不能自启动的。7 五.设计一个组合电路，该电路有四个输入(A，B，C，D)和一个输出F。当四个输入的和为奇数时，F输出1。试用一片8选1数据选择器（见图5）实现此电路。（10分）图5A()B()C()DFY00000000110010100110010010101001100011111000110010101001011111000110117 1110111110====D====电路图：略，见书上P77图3—35.（仿照此图就可画出此题的电路图）。六.用74LS161器件设计一个M=6的加法计数器，计数状态如图6所示。（10分）图674LS161/160的功能表及逻辑框图如下所示：3-8线译码器74LS138逻辑符号：7 7