2010数字电路与逻辑设计a卷及答案

《2010数字电路与逻辑设计a卷及答案》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、------------------------------------------------装----------------------------------------------订----------------------------------------------------线----------------------------------------------------------------------------------装----------------------------------------------订--------------------

2、--------------------------------线----------------------------------西安邮电学院课程考试试题（A卷）（2010——2011学年度第1学期）课程名称：数字电路与逻辑设计试卷类型：（A、B、C）考试专业、年级：电子0801-0808、通工0801-0816、科技0801-0804光电0801-0804、光信息0801-0803题号一二三四五六七八九总分得分阅卷人一．填空题（每空2分，共20分）1．十六进制数(16F)十六进制用8421余3码表示为。2．函数的最小项表达式为，F的与非与非表达式为(允许反变量输入)，F的反演式为，F的

3、对偶式为，3．某TTL与非门的标准输入高电平为3.6伏，标准输入低电平为0.3伏，关门电平,开门电平,则低电平噪声容限,高电平噪声容限。4.要构成容量为4K×8bit的RAM，需要片容量为256×8bit的RAM。5.一个初始状态为0001的模值为12的四位二进制同步递加计数器经过33个CP脉冲后，其状态为。6.一组合逻辑电路的输入、输出波形如下图所示，A、B为输入信号，F为输出信号，则输出信号F与输入信号A、B的逻辑关系为F＝共6页第1页年月日考试用专业班级姓名学号说明：1、除填空题、图解及特要求外一般不留答题空间。总印1600份（附答题纸1页）二．选择题：（30分）注意：1.每道题的正确

4、答案只有一个，请将正确答案填入第二题答题栏中，以横线划过答题栏所选的答案，例如：2.题中涉及到的中规模器件的功能表，附在试卷纸的最后一页。第二题答题栏题号12345678910选择答案AAAAAAAAAABBBBBBBBBBCCCCCCCCCCDDDDDDDDDDEEEEEEEEEE1．TTL与非门电路如右图所示，输出F＝A．0B.1C．D.E.2．下图所示电路中，Y1＝A.F=0B.F=C.F=D.F=E.以上答案都不对2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计。------------------------------------------------装-----

5、-----------------------------------------订----------------------------------------------------线----------------------------------------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------

6、-------------3.以下各单元电路中，可以产生时序电路所需要的占空比近似为50%的时钟脉冲信号。A.多谐振荡器B.单稳态触发器C.四位并行全加器D.数值比较器E.JK触发器4.某电路的VHDL语言描述如右所示，此test实现的逻辑功能为：A.一位二进制数半加器B.D触发器C.二输入与非门D.二选一数据选择器E.2－4线译码器5.电路如下，芯片4008为四位二进制全加器，管脚A3A2A1A0、B3B2B1B0为被加数、加数，管脚S3S2S1S0为本位和，管脚CIN为低位向本位的进位，外接信号M,管脚COUT为本位向高位的进位，电路如图所示，分析电路，下列说法正确的是：A.M=0，S3

7、S2S1S0为1001，COUT为1B.M=0，S3S2S1S0为1001，COUT为0C.M=1，S3S2S1S0为0100，COUT为1Ｄ.M=1，S3S2S1S0为0100，COUT为0Ｅ.以上均不对共6页第2页专业班级姓名学号ENTITYtestIS PORT(a,b,s:IN STD_LOGIC;     y:OUTSTD_LOGIC);ENDENTITYtest;ARCHITECTUREoneOF