65 nm FPGA中基于位宽选择的高速Block RAM设计

《65 nm FPGA中基于位宽选择的高速Block RAM设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第54卷第1期复旦学报(自然科学版)Vo1．54No．12015年2月JournalofFudanUniversity(NaturalScience)Feb．2015文章编号：0427—7104(2015)01—0085—0665llmFPGA中基于位宽选择的高速BlockRAM设计陈丹，王健，张昕睿，来金梅(复旦大学专用集成电路与系统国家重点实验室，上海201203)摘要：针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求，本文设计了一种基于数据位宽可调整的高速BlockRAM，并将其嵌入自主研发的FPGA芯片中．在该FDP15芯片中，

2、BlockRAM采用65nm的1P10M层金属，核电压1．2VCMOS工艺技术，可以实现1bitX16k，2bits×8k，4bits×4k不带校验位和9bits×2k，18bits×lk，36bits×512带有校验位的6种位宽选择模式，3种写入模式的双端口独立工作．文中针对位宽配置选择功能提出了一种单元可重复的电路结构，同时采用模拟位线延迟反馈机制实现了BlockRAM较高的工作频率．流片测试的结果表明BlockRAM可以实现真正的双端口独立工作，其6种位宽模式和3种写入模式功能正确，开关参数延迟可以达到2．25rls，与Xilinx同等功能、规模的芯片Virte

3、x-4中内嵌BlockRAM相比，性能接近．关键词：现场可编程门阵列；块随机存储器；位宽可配置；延迟反馈中图分类号：TN432文献标志码：A现场可编程门阵列(FieldProgrammableGateArray，FPGA)是一种可重新编程的集成芯片，动态重构使用预建的逻辑块和布线资源，用户可以很轻易地实现自定义硬件功能，有效地节约开发周期和成本，这些优点使得其在通信、自动化和计算领域等有很广泛的应用．一般来说，FPGA芯片中的主要组成部分包括：可配置逻辑块(ConfigurableLogicBlock，CLB)，输入输出单元(input／outputcel1)和互连资

4、源[1]，而有些FPGA芯片中还包含一些内嵌的IP核，例如随机存取存储器(RandomAccessMemory，RAM)等，这些随机块存储器(BlockRAM)被集成在CLB阵列周围，抗干扰能力强、具有灵活的可配置性，通过与CLBs进行合适的配置，来实现更高的存储密度，充分利用FPGA芯片资源，而且比片外RAM的存取速度快好几倍l_3．FPGA中内嵌存储器模块目前已经广泛应用于大容量的数据存储和数据交互方面，例如国际知名的FPGA供应商Xilinx和Altera均在其各个系列的FPGA中集成了BlockRAM_4]，BlockRAM向着大容量、低功耗和高性能的方向发展

5、．对于BlockRAM本身IP核的设计，在容量确定的前提下，能否实现较高的工作频率则作为判断其性能的一个重要指标．而RAM作为时序电路，其时序的控带I』和优化对其本身性能有至关重要的作用．与传统单芯片设计不同，FPGA中内嵌存储器为了适应更多应用需求一般可以配置成多种比特(bit)位宽模式，但是这种功能的引入会增加关键路径的延迟，造成速度的降低；同时由于BlockRAM的时序电路特性，各个功能模块的协同工作严重依赖于一个良好的时序控制，如果时序配置不合理，会对性能造成很大的影响．文献[6]中存储位宽配置采用了地址译码查找表的模式由地址译码电路产生内部控制信号来选择位线

6、上的数据，并通过传输管逻辑输出到数据端口．这种电路结构要实现的位宽选择种类越多，其所需的控制信号越多，在物理层面上走线也越复杂，同时，该种传输管逻辑由于工艺的不稳定性会造成中间结点信号的不完整，数据延迟也会比较大．此外，文献[7]对整个时序的配置采用了一种固定延迟的方法，采用最坏情况下延迟链作为各个模块的时序控制，收稿日期：2014—03—27基金项目：国家高技术研究发展计划资助项目(2012AA012001)作者简介：陈丹(1988一)，女，硕士研究生；来金梅，女，教授，通讯联系人，E-mail：jmlai@fudan．edu．cn．86复旦学报(自然科学版)第54

7、卷这种配置方式能保证BlockRAM在所有情况下的正常工作，但是在较好情况下会造成时序的浪费，工作效率降低．针对上述情况，本文提出了一种新的BlockRAM优化方法，位宽配置电路采用多级多路选择器和开关矩阵来实现，并在其结构上实现单元可重复，这样使得内部所需的控制信号大幅减少，布线实现规整化，同时在开关矩阵互连线之间插入较大尺寸的缓冲器，有效改善信号驱动能力，保持数据输出的完整．在时序控制方面，引入模拟位线延迟反馈机制，动态调节各个模块的时序，不仅在最坏情况下能正常工作，在较好情况下，能实现更高的工作频率．1FPGA中高速BlockRAM的实现1．1