4位十进制频率计VHDL

4位十进制频率计VHDL

ID:37855459

大小:30.00 KB

页数:3页

时间:2019-06-01

4位十进制频率计VHDL_第1页
4位十进制频率计VHDL_第2页
4位十进制频率计VHDL_第3页
资源描述:

《4位十进制频率计VHDL》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、顶层文件:libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityfreqtestisPORT(CLK:INSTD_LOGIC;Fsin:INSTD_LOGIC;DOUT0:OUTSTD_LOGIC_VECTOR(3DOWNTO0);DOUT1:OUTSTD_LOGIC_VECTOR(7DOWNTO4);DOUT2:OUTSTD_LOGIC_VECTOR(11DOWNTO8);DOUT3:OUTSTD_LOGIC_VECTOR(15DOWNTO12);ou:OUTSTD_L

2、OGIC);endfreqtest;architecturestrucoffreqtestiscomponentTESTCTLPORT(CLKK:INSTD_LOGIC;CNT_EN,RST_CNT,LOAD:OUTSTD_LOGIC);ENDcomponent;componentcnt10PORT(en:instd_logic;rst:instd_logic;clk:instd_logic;cq:outstd_logic_vector(3downto0);cout:outstd_logic);ENDcomponent;componentREG4BPORT(LOAD:

3、INSTD_LOGIC;DIN:INSTD_LOGIC_VECTOR(3DOWNTO0);DOUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDcomponent;signaltsten1,clr_cnt1,load1,CARRY_OUT0,CARRY_OUT1,CARRY_OUT2:std_logic;signalDIN:STD_LOGIC_VECTOR(15DOWNTO0);beginu1:TESTCTLportmap(CLKK=>CLK,CNT_EN=>tsten1,RST_CNT=>clr_cnt1,LOAD=>load1);u2:cn

4、t10portmap(en=>tsten1,clk=>Fsin,rst=>clr_cnt1,cq=>DIN(3DOWNTO0),cout=>carry_OUT0);U3:cnt10portmap(en=>tsten1,clk=>carry_OUT0,rst=>clr_cnt1,cq=>DIN(7DOWNTO4),cout=>carry_OUT1);U4:cnt10portmap(en=>tsten1,clk=>carry_OUT1,rst=>clr_cnt1,cq=>DIN(11DOWNTO8),cout=>carry_OUT2);U5:cnt10portmap(en

5、=>tsten1,clk=>carry_OUT2,rst=>clr_cnt1,cq=>DIN(15DOWNTO12),cout=>ou);U6:REG4Bportmap(LOAD=>load1,DIN=>DIN(3downto0),DOUT=>DOUT0(3downto0));U7:REG4Bportmap(LOAD=>load1,DIN=>DIN(7downto4),DOUT=>DOUT1(7downto4));U8:REG4Bportmap(LOAD=>load1,DIN=>DIN(11downto8),DOUT=>DOUT2(11downto8));U9:REG

6、4Bportmap(LOAD=>load1,DIN=>DIN(15downto12),DOUT=>DOUT3(15downto12));ENDstruc;测频器文件:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYTESTCTLISPORT(CLKK:INSTD_LOGIC;--1HZCNT_EN,RST_CNT,LOAD:OUTSTD_LOGIC);ENDTESTCTL;ARCHITECTUREbehavOFTESTCTLISSIGNALDIV2CLK:STD_L

7、OGIC;BEGINPROCESS(CLKK)BEGINIFCLKK'EVENTANDCLKK='1'THENDIV2CLK<=NOTDIV2CLK;--(2FENPIN)ENDIF;ENDPROCESS;PROCESS(CLKK,DIV2CLK)BEGINIFCLKK='0'ANDDIV2CLK='0'THENRST_CNT<='1';ELSERST_CNT<='0';ENDIF;ENDPROCESS;LOAD<=NOTDIV2CLK;CNT_EN<=DIV2CLK;ENDBEHAV;寄存器文件:LIBRARYIEEE;USEIEEE.STD_LO

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。