基于vhdl的8位十进制频率计设计

基于vhdl的8位十进制频率计设计

ID:2186610

大小:2.84 MB

页数:14页

时间:2017-11-15

基于vhdl的8位十进制频率计设计_第1页
基于vhdl的8位十进制频率计设计_第2页
基于vhdl的8位十进制频率计设计_第3页
基于vhdl的8位十进制频率计设计_第4页
基于vhdl的8位十进制频率计设计_第5页
资源描述:

《基于vhdl的8位十进制频率计设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于VHDL的8位十进制频率计设计目录目录1摘要21.设计目的22.设计要求23.设计思路24.频率计设计原理34.1频率计的组成部分34.2频率计工作原理34.3频率计各模块介绍35.频率计仿真75.1fctrl控制模块仿真75.2regester寄存器模块仿真75.3seltime扫描模块仿真75.4deled显示模块仿真85.5cnt10计数器模块仿真85.6总电路仿真86.频率计各模块程序97.频率计下载到实验箱现象138.设计体会149.参考资料1414[摘要]使用VHDL语言来设计数字频率计,给出了原理图和仿真图形,所设计的电路通过硬件仿真,下载到目标器件上运行,能够满足测量

2、频率的要求,具有理论与实践意义,实现了电子电路自动化(EDA)的过程。[关键词]VHDL;EDA;仿真;FPGA;频率计1.设计目的1.1熟悉Max+plusII10.2的软件的基本使用方法。1.2理解频率计的测量原理。1.3掌握VHDL语言的编写方法。1.4掌握虚拟数字频率计的软件设计。2.设计要求在Max+plusII中设计一个数字频率计电路,设计要求为:测量范围:1Hz~100MHz,数码管动态扫描显示所测的频率。 3.设计思路方案一:采用周期法。通过测量待测信号的周期并求其倒数,需要有标准倍的频率,在待测信号的一个周期内,记录标准频率的周期数,这种方法的计数值会产生最大为±1个脉

3、冲误差,并且测试精度与计数器中记录的数值有关,为了保证测试精度,测周期法仅适用于低频信号的测量。方案二:采用直接测频法。直接测频法就是在确定的闸门时间内,记录被测信号的脉冲个数。由于闸门时间通常不是待测信号的整数倍,这种方法的计数值也会产生最大为±1个脉冲误差。进一步分析测量准确度:设待测信号脉冲周期为Tx,频率为Fx,当测量时间为T=1s时,测量准确度为&=Tx/T=1/Fx。由此可知直接测频法的测量准确度与信号的频率有关:当待测信号频率较高时,测量准确度也较高,反之测量准确度也较低。因此直接测频法只适合测量频率较高的信号,不能满足在整个测量频段内的测量精度保持不变的要求。方案三:采用

4、等精度频率测量法,测量精度保持恒定,不随所测信号的变化而变化。在快速测量的要求下,要保证较高精度的测频,必须采用较高的标准频率信号。采用高集成度、高速的现场可编程门阵列FPGA为实现高速、高精度的测频提供了保证。本设计所采用的测频方法就是直接测频法。143.频率计设计原理3.1频率计的组成部分频率计主要由5个部分组成:测频控制信号发生器fctrl、8个有时钟使能的十进制计数器cnt10、1个锁存器regester32、显示模块deled和控制显示模块seltime。数字频率计的框图如下图所示。3.2频率计工作原理频率计是直接用十进制数字来显示被测信号频率的一种测量装置。所谓频率,就是周期

5、性信号在单位时间(1s)里变化的次数。若在一定时间间隔T内测得的这个周期性信号的重复变化次数N,则其频率可表示为f=N/T。频率测量的基本原理是计算每秒钟内待测信号的脉冲个数,测频的基本原理要求fctrl的计数使能信号en能产生一个1s脉宽的周期信号,并对频率计的每一个计数器cnt10的使能端进行同步控制。当en为高电平时允许计数,为低电平时停止计数,并保持其所计脉冲个数。在停止计数期间,首先需要一个锁存信号load的上跳沿将计数器在前1s的计数值锁存进regester32中,并由外部的7段译码器译出,并稳定显示。锁存信号之后,必须有一个清零信号对计数器进行清零,为下1s的计数操作做准备

6、。测频控制信号发生器的工作时序图如下图所示。其中控制信号频率始终为1Hz,那么信号en的脉宽正好为1s,可以用作计数闸门信号。然后根据测频的时序要求,可得出信号load和清零信号clr_cnt的逻辑描述。计数完成后,利用计数使能信号反向值的上跳沿产生一个锁存信号load。0.5s后,clr_cnt产生一个清零信号上跳沿。计数器cnt10的特殊之处是,有一时钟使能输入端ena,用于锁存计数值。当高电平时计数允许,低电平时计数禁止。锁存器的设计要求:若已有24位BCD码存于此模块的输入口,在信号load的上跳沿后即被锁存到寄存器regester内部,并由regester的输出端输出,然后有实

7、验箱上7段译码器译成能在数码管上显示输出的相应数值。143.3频率计各模块介绍①测频控制信号模块控制模块的作用是产生测频所需要的各种控制信号。控制信号的标准输入时钟为1HZ,每两个时钟周期进行一次频率测量。该模块产生的3个控制信号,分别为EN,LOAD,CLR_CNT。CLR_CNT信号用于在每次测量开始时,对计数器进行复位,以清除上次测量的结果,该复位信号高电平有效,持续半个时钟周期的时间。EN为计数允许信号,在EN信号的上升沿时

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。