毕业论文-基于vhdl的频率计设计

毕业论文-基于vhdl的频率计设计

ID:12928885

大小:384.00 KB

页数:26页

时间:2018-07-19

毕业论文-基于vhdl的频率计设计_第1页
毕业论文-基于vhdl的频率计设计_第2页
毕业论文-基于vhdl的频率计设计_第3页
毕业论文-基于vhdl的频率计设计_第4页
毕业论文-基于vhdl的频率计设计_第5页
资源描述:

《毕业论文-基于vhdl的频率计设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于声纹的说话人特征识别JIUJIANGUNIVERSITY毕业论文(设计)题目基于VHDL的频率计设计英文题目ThefrequencymeterbasedonVHDLdesign院系电子工程学院专业电子信息工程姓名年级指导教师2015年6月19九江学院学士学位论文摘要数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号,而且还可以测量它们的周期。经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。本设计用VHDL在CPLD器件上实现数字频率计

2、测频系统,能够用十进制数码显示被测信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。关键字:VHDL语言;频率计;FPGA19九江学院学士学位论文ThefrequencymeterbasedonVHDLdesignAbstractDigitalfrequencymeterisdirectlywithadecimalnumbertodisplaythemeasuredsignalfreque

3、ncyofameasuringdevice.Itnotonlycanmeasurethesinewave,squarewave,trianglewave,pulsesignal,butalsocanmeasuretheircycle.Modified,andcanmeasurepulsewidth,intoadigitalpulsewidthmeasuringinstrument;Addthesensorsinthecircuit,butalsocanbemadeintodigitalpulseapparatus,meter,etc.Sothedigitalfrequencymeterh

4、asbeenwidelyappliedinmeasuringphysicalquantities.ThisdesignwithVHDLontheCPLDdevicetorealizedigitalfrequencymeterfrequencymeasurementandcontrolsystem,canusedecimaldigitaldisplaymeasuredsignalfrequency,butalsotomeasureavarietyofotherphysicalquantities.Withthecharacteristicsofsmallvolume,highreliabi

5、lity,lowpowerconsumption.VDHLprogrammingdesignwasadoptedtorealizedigitalfrequencymeter,inadditiontothemeasuredsignaloftheplasticpartanddigitaldisplay,keyinputparts,allonaFPGAchip,thewholesystemisverycompact,andwithflexiblefieldismodified.KeyWords:VHDLlanguage;Frequencymeter;FPGA19九江学院学士学位论文目录摘要IT

6、hefrequencymeterbasedonVHDLdesignIIAbstractII第一章绪论11.1课题的研究背景11.2频率计发展现状1第2章数字频率计的要求32.1主要技术指标32.2课题的研究内容3第3章数字频率计的方案设计43.1基本原理43.1.1频率计测量频率的设计原理43.1.2频率计测量频率的原理图43.2设计流程图5第4章数字频率计各模块功能介绍64.1频率控制模块的VHDL语言源程序64.1.1频率控制模块的程序如下:64.1.2频率控制模块CNT1274.2十进制加法计数器CNT10的VHDL语言源程序74.2.1十进制计数器的程序74.2.2十进制计数器的

7、顶层设计94.3系统模块的VHDL语言源程序94.3.1系统模块的设计94.3.2系统模块的程序94.4锁存器LOCK的VHDL语言源程序134.4.1锁存器LOCK的程序134.4.2锁存器LOCK顶层设计图144.5译码模块DECODER的VHDL语言源程序154.5.1译码模块DECODER的程序154.6四选一选择器MUX41的VHDL语言源程序164.6.1MUX41程序164.7四进制计数器CNT4的VHDL语言源程序1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。