资源描述：
《毕业论文-基于vhdl的等精度频率计设计与实现》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、毕业设计（论文）基于VHDL的等精度频率计设计与实现DesignandRealizationoftheAccurateCymometerBasedonVHDL：张兴宇：电气与信息学院：电子信息工程：0443：倪虹霞：副教授：2008年6月20日学生姓名所在院系所学专业所在班级指导教师教师职称完成时间长春工程学院长春工程学院毕业设计（论文）摘要基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，本设计采用单片机AT89C51作为主要的控制单元，用来完成电路的信号测试控制、数据运算处理、键盘扫描和控制数码管显
2、示等功能，待测信号经过LM358放大后又经过74HC14形成系统需要的矩形波，然后送入复杂可编程逻辑器件（CPLD），最后由可编程逻辑器件CPLD进行各种时序控制及计数测频功能，并用8位8段LED进行显示。关键词单片机可编程逻辑器件频率计长春工程学院毕业设计（论文）AbstractBasedonthetraditionalprincipleofmeasuringthefrequencyofthefrequencyofmeasurementaccuracywillbetestedwiththefrequencyandreducethedecl
3、ineinthemorepracticallimitations.SCMAT89C51usethisdesignasthemaincontrolunit,thesignalsusedtocompletethecircuittestcontrol,dataprocessing,keyboardscanninganddigitalcontroloftheshow,andotherfunctions,undertestsignalLM358Largerthenaftera74HC14systemneedsRectangularwaves,andt
4、henintothecomplexprogrammablelogicdevices(CPLD),programmablelogicdevicesbytheendCPLDvariouscontrolandtimingcountfrequencymeasurementfunctions,andwitheight8oftheLEDdisplay.Keywords：SCMCCPLDCymometer长春工程学院毕业设计（论文）目录1引言11.1课题分析11.2等精度频率计在国内外发展概况11.3Max+PlusII简介及VHDL语言简介21.4课题
5、要求42等精度频率计的方案选择及原理分析52.1等精度频率计测频原理52.2系统原理框图62.3周期测量62.4脉冲宽度测量72.5周期脉冲信号占空比的测量73等精度频率计硬件设计83.1键盘控制模块83.2显示模块83.3主控模块93.4信号输入放大和整形模块113.5音频输出电路123.6CPLD功能模块描述134等精度频率计软件设计方案144.1VHDL语言144.2VHDL软件设计方案154.3所需VHDL文件及波形仿真结果154.4单片机的汇编语言编程175电路系统调试21II长春工程学院毕业设计（论文）6结论22致谢24附录一：
6、元器件清单25附录二：程序清单26附录三：原理图36II长春工程学院毕业设计（论文）1引言1.1课题分析在现代电子系统中,数字系统所占的比例越来越大。系统发展的趋势是数字化和集成化,CPLD作为可编程ASIC(专用集成电路)器件,它将在数字逻辑系统中发挥越来越重要的作用。而数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生较大的延时,造成测量误差、可靠性差。随着可编程逻辑器件(CPLD)的广泛应用,以EDA工具为开发平台,利用V
7、HDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成电路硬件描述语言)工业标准硬件描述语言,采用自顶向下(ToptoDown)和基于库(Library-based)的设计,设计者不但可以不必了解硬件结构设计,而且将使系统大大简化,提高整体的性能和可靠性。本课题正是利用EDA技术，基于单片机和CPLD设计实现频率计，这使设计过程大大简化，缩短了开发周期，减小了电路系统的体积，同时也有利于保证频率计较高的精度和较好的可靠性,本设计具有结构简单,成本低廉，开发周期短
8、的特点。1.2等精度频率计在国内外发展概况目前发达国家在电子产品开发中EDA工具的利用率已达50％，而大部分的ASIC和CPLD已采用HDL(HardwareDescriptio
