基于fpga的等精度频率计的设计与实现毕业论文

基于fpga的等精度频率计的设计与实现毕业论文

ID:881152

大小:1.23 MB

页数:37页

时间:2017-09-22

基于fpga的等精度频率计的设计与实现毕业论文_第1页
基于fpga的等精度频率计的设计与实现毕业论文_第2页
基于fpga的等精度频率计的设计与实现毕业论文_第3页
基于fpga的等精度频率计的设计与实现毕业论文_第4页
基于fpga的等精度频率计的设计与实现毕业论文_第5页
资源描述:

《基于fpga的等精度频率计的设计与实现毕业论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于FPGA的等精度频率计的设计与实现第一章课题研究概述1.1课题研究的目的和意义在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此,频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速,以及便于实现测量过程自动化等优点,是频率测量的重要手段之一。目前常用的测频方案有三种:方案一:完全按定义式F=N/T进行测量。被测信号Fx经放大整形形成时标ГX,晶振经分频形成时基TR。用时基TR开闸门,累计时标ГX的个数,则有公式可得Fx=1/ГX=N/TR。此方案为传统的测频方案,其测量精度将

2、随被测信号频率的下降而降低。方案二:对被信号的周期进行测量,再利用F=1/T(频率=1/周期)可得频率。测周期时,晶振FR经分频形成时标ГX,被测信号经放在整形形成时基TX控制闸门。闸门输出的计数脉冲N=ГX/TR,则TX=NГX。但当被测信号的周期较短时,会使精度大大下降。方案三:等精度测频,按定义式F=N/T进行测量,但闸门时间随被测信号的频率变化而变化。如图1所示,被测信号Fx经放大整形形成时标ГX,将时标ГX经编程处理后形成时基TR。用时基TR开闸门,累计时标ГX的个数,则有公式可得Fx=1/ГX=N/TR。此方案闸门时间随被测信号的频率变化而变化,其测量精度将不会随

3、着被测信号频率的下降而降。本次实验设计中采用的是第三种测频方案。等精度频率计是数字电路中的一个典型应用,其总体设计方案有两种:方案一:采用数字逻辑电路制作,用IC拼凑焊接实现。其特点是直接用现成的IC组合而成,简单方便,但由于使用的器件较多,连线复杂,体积大,功耗大,焊点和线路较多将使成品稳定度与精确度大打折扣,而且会产生比较大的延时,造成测量误差、可靠性差。方案二:采用可编程逻辑器件(CPLD)制作。随着现场可编程门阵列FPGA的广泛应用,以EDA工具作为开发手段,运用VHDL等硬件描述语言语言,将使整个系统大大简化,提高了系统的整体性能和可靠性。,利用EDA软件编程,下载

4、烧制实现。将所有器件集成在一块芯片上,体积大大减小的同时还提高了稳定性,并且可应用EDA软件仿真,调试,每个设计人员可以充分利用软件代码,提高开发效率,缩短研发周期,降低研发成本。易于进行功能扩展,可以利用频率计的核心技术,改造成其它产品。实现方法灵活,调试方便,修改容易。总体方案比较:比较以上两种方案,易见采用后者更优。因为采用FPGA现场可编程门阵列为控制核心,通过硬件描述语言VHDL编程,在MAX+PLUSII仿真平台上编译、仿真、调试,并下载到FPGA芯片上,通过严格的测试后,能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率,而且还能对其他多种物理量

5、进行测量。  现场可编程门阵列FPGA(FieldProgrammable37基于FPGA的等精度频率计的设计与实现GateArray)属于ASIC产品,通过软件编程对目标器件的结构和工作方式进行重构,能随时对设计进行调整,具有集成度高、结构灵活、开发周期短、快速可靠性高等特点,数字设计在其中快速发展。1.2基于FPGA的等精度频率计的发展现状在信息技术高度发展的今天,电子系统数字化已成为有目共睹的趋势。从传统的应用中小规模芯片构成系统到广泛地应用单片机,直至今天FPGA/CPLD在系统设计中的应用,电子技术已迈入一个全新的阶段。传统的硬件设计采用自下而上(bottom_up

6、)的设计方法。这种设计方法在系统的设计后期进行仿真和调试,一旦考虑不周,系统设计存在较大缺陷,就有可能重新设计系统,使设计周期大大增加。电子设计自动化EDA(ElectronicDesignAutomation)技术是现代电子工程领域的一门新技术,是一种以计算机为基本工作平台,利用计算机图形学拓扑逻辑学、计算数学以致人工智能学等多种计算机应用科学的最新成果而开发出来的一整套软件工具。它主要采用并行工程和自顶向下的设计方法,从系统设计入手,在顶层的功能方框图一级进行仿真、纠错,并用VHDL、VerilogHDL等硬件描述语言对高层次的系统行为进行描述,在系统一级进行验证,最后再

7、用逻辑综合优化工具生成具体的门级逻辑电路的网表,其对应的物理实现级可以是印刷电路板或专用集成电路ASIC。VHDL即超高速集成电路硬件描述语言,主要用于数字系统的结构、功能和接口。等精度频率计是数字电路中的典型应用,在现代电子领域中是不可缺少的电子测量仪器。传统的等精度频率计是由中大规模集成电路构成,但这类频率计会产生比较大的延时,测量范围较小,精度不高,可靠性差且电路复杂。随着集成电路技术的发展,可以将整个系统集成到一个块上,实现所谓的片上系统(SOC)。片上系统的实现将大大减小系统的体积,降低系统的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。