Low Power IC Design Guide

Low Power IC Design Guide

ID:37711281

大小:1.75 MB

页数:12页

时间:2019-05-29

Low Power IC Design Guide_第1页
Low Power IC Design Guide_第2页
Low Power IC Design Guide_第3页
Low Power IC Design Guide_第4页
Low Power IC Design Guide_第5页
资源描述:

《Low Power IC Design Guide》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、目录低功耗电路设计技巧5一.前言5二.低功耗综述5三.不同层次的低功耗分析5四.系统级低功耗设计74.1电源缩放技术74.2低功耗的IP选择84.3采用并行处理减低功耗94.4采用流水线技术以减低功耗104.5采用状态编码104.6采用低功耗算法104.7系统级时钟跳频技术10五.逻辑设计级低功耗115.1插入门控时钟115.2操作数隔离技术135.3插入缓存buff135.4factoring技术145.5Cache的低功耗设计14六.总结15Figurecontents表格1低功耗设计方法6图1固定电压域

2、7图2多电压域7图3多电压域自适应8图4模块状态功耗8图5串行计算框图9图6并行计算框图9图7流水操作框图10图8门控时钟方案11图9“使能-载入”模式12图10操作数隔离13图11插入缓存buff14图12factoring技术实例14低功耗电路设计技巧一.前言正如Intel所称:功耗问题是决定摩尔定理能否继续适用的唯一因素。CMOS电路中,功耗分为动态功耗和静态功耗。静态功耗是电路不工作时消耗的功耗;动态功耗是当电路活动时候消耗的功耗。低功耗设计贯穿在IC设计的整个流程。二.低功耗综述在系统级,进行软硬件

3、划分时,可以考虑哪种划分方案可以节省功耗;可以采用并行运算、流水线等手段降低功耗;可以采用多电压设计方案来降低功耗;还可以设置省电模式,以便在系统不工作的时候降低功耗。在寄存器传输级,可以通过门控时钟,操作数隔离等技术来降低功耗。逻辑综合时,可以考虑采用插缓冲、相位分配等技术降低功耗。在布局布线时,可以将翻转率高的节点用寄生电容较小的金属线来布线等,以减少整体功耗。在工艺上,可以考虑通过新材料、新封装等技术来降低功耗。三.不同层次的低功耗分析对于一个IC电路或则集成模块来说,功耗大体可以分为以下三个部分:Ø对

4、负载进行充放电引起的翻转功耗翻转功耗也是IC中电路running时候的主要功耗,本文所讨论重点是集中在动态电路功耗上进行展开,对于瞬态短路功耗和漏电流功耗不是本文的主要内容。;Ø瞬态短路功耗;Ø泄露功耗;翻转功耗可以通过降低电压,降低负载电容,减小翻转率,降低时钟频率等进行降低;而短路功耗是由于,晶体管翻转时,电源与地之间会存在瞬时短路,通过使输入、输出的转换时间匹配,可以使整个电路的短路功耗达到最小;静态功耗是有漏电流引起的,通过高阈值器件等新材料可以减低静态功耗。下表列出IC设计各个层次低功耗技术表格1低

5、功耗设计方法设计层次低功耗设计方法系统级尽量选择低电压;多电源供电;动态电源缩放技术;选择低功耗算法;并行处理,以减低时钟频率;采用多种工作模式;逻辑设计对状态机选择合适编码;采用时钟门控方案;操作数隔离技术;预计算;综合时候低功耗技术(插缓冲器、相位分配、引脚互换、去毛刺综合、工艺映射);采用多阈值的电压综合技术,对于非关键路径上的单元,用高阈值器件,对于关键路径单元,采用低阈值器件;电路级改变电路结构,降低信号摆幅;利用晶体管堆垛效应的自反偏技术;版图级低功耗时钟树生成技术;对于翻转点较高的节点,用低寄生

6、电容的布线层来布线工艺级采用高介电常数的材料,以减低栅极漏电流等本文以前端设计为基点,着重介绍前段设计架构和编码过程中一些低功耗技术的使用。四.系统级低功耗设计系统级低功耗设计在IC的功耗控制上贡献率是最大的,最有效的。下面主要对以下几种系统级低功耗设计进行技术介绍。4.1电源缩放技术在系统设计时,采用低电压方案可有有效减少功耗,但是会引起性能下降。为了不显著影响性能,可以采用多电压设计方案。多电压设计方案主要有以下几种形式:图1固定电压域图2多电压域图3多电压域自适应(a)各电压区域有固定的单一电压;(b)

7、各电压区域有固定的多个电压,由软件选择哪个电压;(c)自适应方式,各电压区域有可变的电压,由软件选择何种电压。在划分电压区域时,要尽量与设计的层次结构一致,并且要考虑到设计的复杂性。为了实现电压的动态分配,需要在设计中加入电压控制单元。下面一个例子。图4模块状态功耗如图所示,为了实现电压的动态分配,需要在设计中加入电压模块控制单元,在系统不工作的时候进入IDLE模式,这个时候关掉不工作的模块电源;当系统工作的时候,给工作模块提供正常电压。4.2低功耗的IP选择在选择IP的时候,除了考虑性能要求,如果可以关注I

8、P的功耗问题,AP的竞争优势毋庸置疑会更加明显。4.3采用并行处理减低功耗并行处理可以降低系统的工作频率,从而可以降低系统的功耗。下面看一个并行处理的例子。图5串行计算框图图6并行计算框图在这个例子中,用2个乘法器来取代原来的设计中的一个乘法器。这样时钟频率可以降低,系统的整体功耗会降低。采用这种方式,要在面积和功耗之间进行权衡。4.4采用流水线技术以减低功耗流水线技术可以将一个较长的组合路径分成M

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。