硬件描述语言及器件5(侯伯亨版)

硬件描述语言及器件5(侯伯亨版)

ID:37430125

大小:454.31 KB

页数:29页

时间:2019-05-12

硬件描述语言及器件5(侯伯亨版)_第1页
硬件描述语言及器件5(侯伯亨版)_第2页
硬件描述语言及器件5(侯伯亨版)_第3页
硬件描述语言及器件5(侯伯亨版)_第4页
硬件描述语言及器件5(侯伯亨版)_第5页
资源描述:

《硬件描述语言及器件5(侯伯亨版)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、适合班级:0706044107060442教学东区11210H第五课VHDL语言构造体的描述方式行为描述方式(behaveioral)寄存器传输(RTL)描述方式(dataflow)结构描述方式(structural)三种描述方式所谓构造体的行为描述(BehavioralDescriptions),就是对整个系统的数学模型的描述。行为描述在EDA工程中称为高层次描述或高级描述。在行为描述方式的程序中大量采用算术运算、关系运算、惯性延时、传输延时等难于进行逻辑综合和不能进行逻辑综合的VHDL语句。采用行为描述方式的VHDL语言程

2、序,在一般情况下只能用于行为层次的仿真,而不能进行逻辑综合。行为描述方式代入语句延时语句多驱动器描述语句GENERIC语句在VHDL语言中一些专门用于描述系统行为的语句:代入语句是VHDL语言中进行行为描述的最基本的语句。代入语句最普遍的格式为:信号量<=敏感信号量表达式;代入语句例如:(1)a<=b;该语句的功能是a得到b的值,b为敏感量,b值发生变化时,该语句执行;(2)z<=aNOR(bNANDc);3个敏感量a,b,c,无论哪一个的值发生变化时,该代入语句被执行;(3)a<=bAFTER5ns;当b发生变化5ns以后才

3、代入到信号a。例4-1LIBRARYIEEE;--库USEIEEE.STD_LOGIC_1164.ALL;--程序包ENTITYand2IS--实体PORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDand2;ARCHITECTUREand2_behaviourOFand2IS--构造体BEGINy<=aANDbAFTER5ns;ENDand2_behaviour;在VHDL语言中,存在两种延时类型:惯性延时和传输延时。这两种延时常用于VHDL语言的行为描述方式。延时语句在惯性模型中,系统或器件输出

4、信号要发生变化必须有一段时间的延时,这段延时时间常被称为系统或器件的惯性或称惯性延时。在VHDL语言中,语句中如果不作特别说明,产生的延时一定是惯性延时。特点:当一个系统或器件的输入信号变化周期小于它的惯性延时时,其输出保持不变。几乎所有器件都存在惯性延时,因此,硬件电路的设计人员为了逼真地仿真硬件电路的实际工作情况,在代入语句中总要加上惯性延时时间的说明。例如:a<=bAFTER5ns;惯性延时说明只在行为仿真时有意义,逻辑综合时将被忽略,或者在逻辑综合前必须去掉延时说明。惯性延时传输延时常用于描述总线延时、连接线的延时及A

5、SIC芯片中的路径延时。传输延时不是缺省的,必须在语句中明确说明。举例:传输延时b<=aAFTER20ns图1惯性延时示例b<=TRANSPORTaAFTER20ns图2传输延时示例在VHDL语言中,创建一个驱动器可以由一条信号代入语句来实现。当有多个信号并行输出时,在构造体内部必须利用代入语句,对每个信号创建一个驱动器。多个驱动器的输出连接到同一条信号线时,由判决函数决定输出哪一个值。多驱动器的构造体应按如下方式描述:ARCHITECTUREsampleOFsampleISBEGINa<=bAFTER5ns;a<=dAFTE

6、R5ns;---争议???多个赋值源ENDsample;多驱动器描述语句寄存器传输描述方式对于用行为描述方式的VHDL语言程序只有改写为寄存器传输描述方式才能进行逻辑综合。寄存器传输描述方式也称为数据流描述方式。在RTL描述方式中有两种不同的方法:(1)寄存器之间的功能描述方式;(2)寄存器硬件一一对应的直接描述方式。下面举一个二选一电路的例子,用两种不同的方法来描述该电路。功能描述的RTL描述方式entitymux2isport(input:instd_logic_vector(1downto0);sel:instd_log

7、ic;y:outstd_logic);endmux2;architecturemux2_dataflowofmux2isbeginy<=input(0)whensel=‘1'elseinput(1);endmux2_dataflow;此方法只需知道外部特性和功能就可以进行正确的描述。二选一电路Input(0)Input(1)sely硬件一一对应的RTL描述方式entitymux2isport(in0,in1,sel:instd_logic;y:outstd_logic);endmux2;architecturemux2_dat

8、aflowofmux2isSignaltmp1,tmp2,tmp3:std_logic;begintmp1<=in0ANDsel;tmp2<=in1AND(NOTsel);tmp3<=tmp1ORtmp2;y<=tmp3;endmux2_dataflow;此方法需要了解电路内

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。