欢迎来到天天文库
浏览记录
ID:37239386
大小:25.62 KB
页数:8页
时间:2019-05-20
《CMOS Sensor Interface(CSI)》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、CMOSSensorInterface(CSI)Chapter39(Page1429)CMOSSensorInterface(CSI) 本章介绍了CMOS图像传感器接口(CSI)的架构,操作守则以及编程原型。该CSI接口能够使得MX27直接连接到外部的CMOS图像传感器上。CMOS图像传感器分为两类,非智能和智能。非智能的这类图像传感器只是支持传统的摄像头时序(场同步和行同步),然后输出一个Bayer(拜耳)以及统计的数据,而智能传感器支持CCIR656视频解码格式,并且还提供了额外的一些图像处理(例如:图像压
2、缩,图像滤波预处理,以及多种数据输出格式)CSI的包含的能力如下: .前端-配置逻辑接口以便支持大多数通用的可用的CMOS摄像头接口。 .支持CCIR656视频接口以及传统的摄像头接口。 .8位数据口,支持方便YCC,YUV,Bayer或者是RGB的数据格式输入。 .完全可控的8-bit或16-bit数据到32-bit的FIFO进行打包 .32*32大小的FIFO存储接受到的的图像像素数据,该FIFO可以通过可编程的IO或者是DMA进行读取. .后端-提供了直接到eMMA的预处理PrP块接口(PrP
3、和PP组成了MX27图形加速器eMMA,PrP和PP能够用来给视频做预处理和后期处理,例如,放大,缩小,颜色转换) .提供sensor的可屏蔽中断源,该中断源也是中断可控的:开始Frame,结束Frame,ChangeofField,FIFOFull .提供给外部sensor用的,可配置的主时钟频率 .由统计数据产生的自动曝光(AE)和自动白平衡(AWB)控制。39.1CSI结构 39-5图,显示了CMOS摄像头接口的框图,它包含了2个控制寄存器(ControlRegister1和3)来建立接口的时序以及
4、中断产生,另外一个控制器(ControlRegister2)用来产生统计数据,还有一个状态寄存器,接口逻辑,数据包逻辑,CCIR时序编码,中断控制,主时钟产生源,统计数据产生,32*32图像数据接受FIFO(RxFIFO),还有16*32统计数据FIFO(StatFIFO). 39.2CSI接口信号描述 CSI模块和外部的CMOS图像传感器的接口如下: .CSI_VSYNC input VerticalSync(StartofFrame)摄像头传输进CSI接口,是场同步接口,提供起始帧 .CSI_HSY
5、NC input HorizontalSync(BlankSignal)摄像头传输进CSI接口,是行同步接口,提供行同步信号,判断消隐信号 .CSI_D[7:0] input 8-bit摄像头数据总线(传输YUV,YCC,RGB,或者Bayer等数据) .CSI_MCLK output SensorMasterClock该接口是CSI输出接口,提供给外部摄像头的主时钟 .CSI_PIXCLK input pixelClock 该接口是摄像头输出的像素时钟,一般都等于MCLK主时钟
6、在CSI的RxFIFO和eMMA的预处理块PrP之间有一条用来快速传输数据的数据线.该数据线可以enabled或者disabled。 当该busenabled时,CSI的RxFIFO会从AHB总线上取消,并且连接到PrP上。任何CPU或者DMA通道到RxFIFO寄存器的请求读取都将被忽略(因为连接到PrP上了) 所有的CSI中断都被MASK防止软件访问FIFO以及相关的状态寄存器。 RxFIFO设定Fulllevel等级为4/8/16Words,如果是24words那么内部逻辑认为是8Words.
7、用户使用RxFIFO的fulllevel来参考数据格式和线性宽度,来确保传输的帧是一个完整的帧,图像的大小(inWords)必须是RxFIFO设定的fulllevel 的整数倍。 关系如下: 数据格式 每个像素包含的byte数目 每个Words包含的像素数目 RxFIFOFulllevel等级 所需要的线宽(lineWidth) YUV422 2 2 4/8/16Words 8/16/32的倍数 YCC422 2 2 同上
8、 8/16/32的倍数 RGB565 2 2 同上 8/16/32的倍数 RGB888 4 1 同上 4/8/16的倍数 Bayer 1 4
此文档下载收益归作者所有