《组合逻辑电路一》PPT课件

《《组合逻辑电路一》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1§4组合逻辑电路1、组合电路概述2、加法器3、比较器4、编码器2组合电路特点组合电路是指电路任何时刻的稳态输出仅仅取决于该时刻各个输入变量的取值，而与这一时刻输入信号作用前电路原来的状态无关的电路。组合电路在逻辑功能上的共同特点是不具有记忆功能。组合电路描述组合电路概述3组合电路概述组合函数4组合电路概述按照输出端个数的不同，组合电路有单输出和多输出。按照逻辑功能的特点不同划分，组合电路包括编码器、译码器、加法器、比较器、数据选择器、只读存储器等常用的功能模块。按照组成电路的开关元件的不同有CMOS、TTL等不同类型。按照组成电路的元器件集成度的

2、不同，可以分为SSI、MSI、LSI、VLSI等。组合电路分类5(1)半加器两个1位二进制数相加，不考虑低位进位的加法称为半加，实现半加的电路称为半加器（HalfAdder,HA）。加法器(Adder)6(2)全加器两个1位二进制数A、B相加时，考虑到相邻低位的进位Ci的加法器称为全加器（FullAdder,FA）。加法器(Adder)7加法器(Adder)AB1111Ci0100011110S1111CiBA0100011110CO8(3)加法器实现多位二进制数相加的电路称为加法器。C0加法器(Adder)9超前进位加法器，就是在作加法运算时，各

3、位数的进位信号由输入的二进制数直接产生的加法器。(4)超前进位加法器加法器(Adder)10加法器(Adder)11例1：用74LS283实现8421BCD码转换成E3码。解：通过对8421BCD码和E3码的比较发现：E3=8421BCD+0011加法器74LS2838421BCDE30000—00001—10010—20011—30100—40101—50110—60111—71000—81001—90011—00100—10101—20110—30111—41000—51001—61010—71011—81100—912加法器74LS28313

4、加法器74LS283例：用四位加法器74283可实现将余3码转换成8421BCD码。14加法器74LS283例：用74283实现4位2位乘法器.乘积为：解：设4位被乘数为M3M2M1M02位乘数为N1N0P0=N0M0P1=N0M1+N1M0P2=N0M2+N1M1M3M2M1M0N1N0N0(M3M2M1M0)N1(M3M2M1M0)P5P4P3P2P1P0Pi的逻辑表达式：P3=N0M3+N1M2P4=N1M315加法器74LS283A3A2A1A0B3B2B1B0CIS3S2S1S0CO74283P4P3P2P1P5&&&&&&&&P0N

5、0N1M3M2M1M0逻辑图P0=N0M0P1=N0M1+N1M0P2=N0M2+N1M1P3=N0M3+N1M2P4=N1M316比较器（Comparator）实现比较两个二进制数大小的电路称为比较器。17比较器（Comparator）1位比较器输出函数的逻辑表达式为:18四位二进制数码比较器74LS8519四位二进制数码比较器74LS8520四位二进制数码比较器74LS85用一片7485实现4位二进制数的比较21例2：设计两个8位二进制数的比较电路解：设两个8位二进制数分别为A=A7A6A5A4A3A2A1A0、B=B7B6B5B4B3B2B1

6、B0四位二进制数码比较器74LS85特点：串行结构，位数增多时，速度受限。22四位二进制数码比较器74LS85(a>b)(a=b)(aB)Y(A=B)Y(Ab)(a=b)(aB)Y(A=B)Y(Ab)(a=b)(aB)Y(A=B)Y(AB)Y(A=B)Y(A

7、7485(2)7485(3)23编码器（coder）在数字系统中，编码是指用二进制代码表示特定信息的过程。实现编码功能的数字电路称为编码器。mnm编码器n编码器输入端数m与输出端数n的关系:m≤2n24普通编码器把2n个不同的输入信号编成n位二进制代码输出，而且，任何时候只允许一个输入信号有效的编码器称为n位二进制普通编码器。25二进制普通编码器存在的问题：没有明确当输入都无效时的输出值未考虑多个输入信号同时有效的情况Y2＝I4+I5+I6+I7Y1＝I2+I3+I6+I7Y0＝I1+I3+I5+I7普通编码器268-3优先编码器74LS148优

8、先编码器是一种允许同时有多个输入有效信号的编码器。优先编码器给所有的输入信号规定了优先级，当多个输入信号同时有效时，只对其