SOI器件和电路制造工艺

SOI器件和电路制造工艺

ID:36606071

大小:1.61 MB

页数:84页

时间:2019-05-09

SOI器件和电路制造工艺_第1页
SOI器件和电路制造工艺_第2页
SOI器件和电路制造工艺_第3页
SOI器件和电路制造工艺_第4页
SOI器件和电路制造工艺_第5页
资源描述:

《SOI器件和电路制造工艺》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、SOI器件和电路制造工艺主要内容集成电路制备工艺SOI的挑战与机遇SOI器件和电路制备技术几种新型SOI电路制备技术集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求—制造业—芯片制造过程由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次AA集成电路芯片的显微照片集成电路的内部单元(俯视图)N沟道MOS晶体管CMOS集成电路(互补型MOS集成电路):目前应用最为广泛的一种集成电路,约占集成电路总数的95%以上。集成电路制造工艺前工序后工序辅助工序前工序:集成电路制

2、造工序图形转换:将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂:根据设计的需要,将各种杂质掺杂在需要的位置上,形成晶体管、接触等制膜:制作各种材料的薄膜图形转换:光刻:接触光刻、接近光刻、投影光刻、电子束光刻刻蚀:干法刻蚀、湿法刻蚀掺杂:离子注入退火扩散制膜:氧化:干氧氧化、湿氧氧化等CVD:APCVD、LPCVD、PECVDPVD:蒸发、溅射前工序:集成电路制造工序后工序划片封装测试老化筛选辅助工序超净厂房技术超纯水、高纯气体制备技术光刻掩膜版制备技术材料准备技术隔离技术PN结隔离场区隔离绝缘介质隔离沟槽隔离LOCOS隔离工艺

3、沟槽隔离工艺接触与互连Al是目前集成电路工艺中最常用的金属互连材料但Al连线也存在一些比较严重的问题电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题IBM、Motorola等已经开发成功目前,互连线已经占到芯片总面积的70~80%;且连线的宽度越来越窄,电流密度迅速增加SOI挑战与机遇1947年12月Schockley等三人发明晶体管,1956年获得诺贝尔奖晶体管和集成电路的发明拉开了人类信息时代的序幕1958年Kilby发明第一块集成电路,2000年获诺贝尔物理学奖微处理器的性能80808086802868038680486

4、PentiumPentiumPro100G10GGiga100M10MMegaKilo19701980199020002010导入期Moore’s Law成熟期器件尺寸缩小带来一系列问题体硅CMOS电路寄生可控硅闩锁效应软失效效应器件尺寸的缩小各种多维及非线性效应:表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应严重影响了器件性能器件隔离区所占芯片面积相对增大寄生电容增加影响了集成度及速度的提高克服上述效应,采取的措施工艺技术槽隔离技术电子束刻蚀硅化物中间禁带栅电极

5、降低电源电压在体硅CMOS集成电路中,由于体效应的作用,降低电源电压会使结电容增加和驱动电流减小,导致电路速度迅速下降急需开发新型硅材料及探索新型高性能器件和电路结构,充分发挥硅集成技术的潜力:SOI是最佳选择之一SOI技术的特点SOI技术SOI:Silicon-On-Insulator绝缘衬底上的硅SiSiSiO2SOI技术的特点速度高:迁移率高:器件纵向电场小,且反型层较厚,表面散射作用降低跨导大寄生电容小:寄生电容主要来自隐埋二氧化硅层电容,远小于体硅MOSFET中的电容,不随器件按比例缩小而改变,SOI的结电容和连线电容都很小SOI技术的

6、特点功耗低:静态功耗:Ps=ILVdd动态功耗:PA=CfVdd2集成密度高:SOI电路采用介质隔离,它不需要体硅CMOS电路的场氧化及井等结构,器件最小间隔仅仅取决于光刻和刻蚀技术的限制,集成密度大幅度提高SOI技术的特点抗辐照特性好:SOI技术采用全介质隔离结构,彻底消除体硅CMOS电路的Latch-up效应具有极小的结面积具有非常好的抗软失效、瞬时辐照和单粒子(粒子)翻转能力载能粒子射入体硅和SOI器件的情况SOI技术的特点成本低:SOI技术除原始材料比体硅材料价格高之外,其它成本均少于体硅CMOS/SOI电路的制造工艺比典型体硅工艺至少

7、少用三块掩膜版,减少13~20%的工序使相同电路的芯片面积可降低1.8倍,浪费面积减少30%以上美国SEMATECH的研究人员预测CMOS/SOI电路的性能价格比是相应体硅电路的2.6倍SOI技术的特点特别适合于小尺寸器件:短沟道效应较小不存在体硅CMOS电路的金属穿通问题,自然形成浅结泄漏电流较小亚阈值曲线陡直漏电相同时薄膜SOI与体硅器件的亚阈值特性SOI技术的特点特别适合于低压低功耗电路:在体硅CMOS集成电路中,由于体效应的作用,降低电源电压会使结电容增加和驱动电流减小,导致电路速度迅速下降对于薄膜全耗尽CMOS/SOI集成电路,这两个效

8、应都很小,低压全耗尽CMOS/SOI电路与相应体硅电路相比具有更高的速度和更小的功耗SOI器件与体硅器件的饱和漏电流之比与电源电压的关系

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。