一种10bitsc_r混合sar_adc设计

一种10bitsc_r混合sar_adc设计

ID:35035784

大小:6.76 MB

页数:88页

时间:2019-03-16

一种10bitsc_r混合sar_adc设计_第1页
一种10bitsc_r混合sar_adc设计_第2页
一种10bitsc_r混合sar_adc设计_第3页
一种10bitsc_r混合sar_adc设计_第4页
一种10bitsc_r混合sar_adc设计_第5页
资源描述:

《一种10bitsc_r混合sar_adc设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、硕±学位论文鑛一ADC种10bitsCR混合SAR设计__作者姓名_豐吐指导教师姓名、职称吳振宇副教授■^企业导师姓名、职热李振海高工_申请学位类别工程硕±西安电子科技大学学位论文独创性(或创新性)声明乗承学校严谋的学风和优良的科学道徳,本人产明所电交的论义足我个人巧巧师巧哥工作及取得的研究成巧。尽我所知,除丫文中特別加标注和致軸K进行的研究或撰写过的研巧成果:也不包含lil外中所罗列的内容,论文中不包含其他人已经发表为获钻叫巧化子科技火学或巧它敬脊机构的学位或化书而化用过的材料

2、。与巧啊工的说明化衷小。作的同啦対本研究所做的巧何贡献均吐化论文中作了明确j谢恵一担切法律贵任。学位论文若巧不实么处,本人承!-苗:巧如I本人签名:f底日朋西安电子科技大学关于论文使用授权的说明";论文,本人完全丫解阳安屯]科巧大学有乂保稱和使用学位I怕规定啡研究化化校攻读学位朋间论文王作的知识产秘屈十西安电子科巧火学。学校化化保巧送交^部或部分内蒋’允许、学校可W公布论义的个论义的狂印件,允巧掛阅化阅论义;。间时本人保化,巧合学化论文妍究成果采巧跋印、缩印或化它實制手段保存论文.。,巧名单位为!叫

3、安化子科巧大学完成保的论义、发明专利等成果本密的学位论义化__年解密巧适W本授权+5。-人签名:口流、导师签名:灵兔旁f、与H期:抑‘苗.1j巧h2^4AJ1学校代码10701学号1311122939分类号TN4密级公开西安电子科技大学硕士学位论文一种10bitsC_R混合SAR_ADC设计作者姓名:叶滢领域:软件工程学位类别:工程硕士学校导师姓名、职称:吴振宇副教授企业导师姓名、职称:李振海高工学院:微电子学院提交日期:2016年1月Designof10-bitsC_RSuccesiveApproximat

4、ionRegisterAnalog-to-digitalConverterAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByYeYingSupervisor:WuZhenyuAssociateProfessorLiZhenhaiSeniorEngineer摘要摘要随着电子信息技术的进步,无线通信技术的应用领域不断拓宽。高频信号经过低噪运放、混频器、滤波器等后,要被转换成数字

5、信号供后续处理。作为模拟信号和数字信号之间的桥梁,一个好的模数转换器(ADC)模块是至关重要的。本文设计并实现了一款10-bit,1MS/s采样率的逐次逼近型模数转换器电路,该电路采用电容-电阻混合模式,具有低功耗的特点,可应用于射频无线载波通信领域。根据常用ADC结构对比,考虑到低功耗、高精度、小面积的要求,ADC采用C-R混合结构。高6位MSB采用电荷按比例缩放,低4位LSB采用电压按比例缩放。为了有效对抗噪声、干扰,还采用全差分的对称结构。在低位电压式的设计中,本文没有使用常用的3-8译码器,减少了开关过多对精度的影响。LSB的电压式接法不使

6、用温度计编码,而使用一种渐进式的接法。此外,全差分的分压式接法一般有两条电阻串,本文只用一条电阻串,是牺牲权重来减小功耗。比较器的差分输入端,被交替施加两组采样电压。逐次逼近逻辑的核心是二进制搜索算法,能够根据上一位的比较器输出结果,控制对应开关开闭,完成比较器两端的采样电压的逐次逼近。比较器输出的编码,经过数字逻辑电路处理,作为ADC模块的输出编码。该电路经过七章阐述,主要模块包括DAC模块(第三章)、比较器(第四章)、采样/保持电路、参考电压缓冲器(第五章)、数字控制部分(第六章)。上述这些模块和开关电路模块、环境匹配的电容电阻等一起构成整个A

7、DC电路。最终本文完成了一个混合式10bitsSARADC从电路设计到流片的设计过程展示。得到的ADC采用0.18μm工艺,可工作在16MHz时钟下,输入信号范围1-500KHz,转换速度1MS/s,前仿DNL=±0.2LSB,INL=±0.5LSB。在输入为200KHz条件下,SNR=60.88dB,SNDR=60.55dB,ENOB=9.77bits。此外,电路静态功耗42.15μW,动2态功耗0.79mW,版图面积0.17625mm,后仿ENOB=8.83bits。ADC模块能较好地将一对前置滤波器或可编程增益放大器输出的模拟差分信号转化成1

8、0位数字编码。关键词:逐次逼近,模数转换器,混合式IABSTRACTABSTRACTWiththedevelopmento

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。