SAR_ADC设计架构比较与必要说明.doc

SAR_ADC设计架构比较与必要说明.doc

ID:48428398

大小:317.92 KB

页数:8页

时间:2020-01-25

SAR_ADC设计架构比较与必要说明.doc_第1页
SAR_ADC设计架构比较与必要说明.doc_第2页
SAR_ADC设计架构比较与必要说明.doc_第3页
SAR_ADC设计架构比较与必要说明.doc_第4页
SAR_ADC设计架构比较与必要说明.doc_第5页
资源描述:

《SAR_ADC设计架构比较与必要说明.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、.word可编辑.10b-200ksps-SAR-ADC设计说明一、目前项目的设计需求目前项目属于COST-DOWN项目,所以电路面积是最主要的优化点,目前该ADC的指标要求是10b-200Ksps,精度适中,速度比较低,关键是如何减小面积降低成本且能保证10b的模数转换有效位。项目之前采用的SMICSARADCIP,需要外接电阻,整体面积是0.17mm2,本次设计的主要目的是设计不需要外挂电阻的SARADC且整体电路的面积小于0.17mm2。本项目中的SARADC针对的是单端应用,所以后续所有的讨论只针对单端应用情况

2、。二、各种SARADC架构比较及选定图1、单端SARADC基本架构.专业.专注..word可编辑.图2、电阻分压型DAC结构SARADC的基本架构如图1所示,该类型SARADC中的关键点是比较器的OFFSET和DAC的线性度。比较器的失调对于所有类型的SARADC具有共性,最后统一说明。1、针对不同的DAC架构分别说明其线性度、面积等优缺点。ü电阻分压实现DAC的传统架构:如图2所示,该类型的由开关电阻阵列构成的电压按比例缩放D/A转换器,由于抽头电压不可能低于下面的抽头,因此保持了很好的单调性。但是当D/A转换器的位

3、分辨率提高时,开关数和电阻数均呈指数上升,面积难以接受。而且,由于该DAC不能采样保持输入电压,因此信号输入端需要专门的采样保持电路用于维持ADC转换期间VIN电压的相对固定,这进一步增加了面积。此外,此类型的DAC转换精度依赖于电阻的匹配精度,在芯片内部,电阻的匹配精度低于电容的匹配精度。综合以上因素,该类型的DAC只适合应用于转换位数较小的SARADC中。.专业.专注..word可编辑.图3、二进制电流型DAC结构ü二进制电流型DAC架构如图3所示,逐次逼近逻辑产生数字码控制电流源的开关,从而使得不同大小的电流与输

4、入端产生的电流做减法运算,从而得到比较器的输出串行码。该结构的DAC受限于电阻、MOS管的匹配程度,而且随着位数的增加电流镜结构也会导致比较大的功耗。在高精度的SARADC架构中不宜采用此类DAC。图4、R-2R结构的电流型DAC结构üR-2R电流型DAC架构如图4所示,最低位2R/2R并联后的到R,R+R与2R并联后又得到R,依次类推,.专业.专注..word可编辑.当所有的电阻均接地时,Vref端看到的输入阻抗为R。开关S0~Sn-1控制接入比较器的电流大小,该结构解决了电阻随位数呈指数增加的问题,但是电路中的开关

5、会导致电阻的匹配难度加大,此外,电流型运算放大器增加了该结构的设计难度,该结构同样需要额外的采样保持电路。图5、电荷型DAC结构ü电荷型DAC架构如图5所示,电荷型也叫电容型DAC,该结构基于开关电容阵列,配合时序设计,运用电荷守恒的原理,实现电荷再分配而得到一个模拟电平。在SARADC具体实现的时候,往往把信号采样和电容DAC放在一起设计,这样既实现了采样又实现了DAC,即在同一个电容阵列上面完成采样和DAC输出的数学运算。该结构采用全电容设计,在片上容易得到更高精度的匹配。不足之处在于,随着位数的增加,电容呈指数增

6、加,从而使得电容占据了该ADC绝大部分的面积,增加了成本。在8位及以下的SARADC架构中可以采用此类型的DAC,大大简化了设计难度。.专业.专注..word可编辑.图6、典型的二段分段电容结构ü分段电容型DAC架构如图6所示,为了解决典型电容型DAC的电容过大问题,通常采用分段电容结构实现高精度DAC的设计。该结构解决了电容面积随位数指数增加的问题,由于电容的减小,该结构的转换速度会明显提高。不足之处在于引入了Ca电容,该电容的寄生参数比较大,增加了匹配难度。在12位左右或者以上的SARADC中采用此结构的电路必须对

7、Ca及高位电容做失配校准,这会增加相应的时序和硬件电路,增加了设计和应用复杂度。图7、阻容混合型DAC结构.专业.专注..word可编辑.ü阻容混合型DAC架构如图7所示,阻容混合型的高位采用电容结构DAC,低位采用电阻结构DAC,以目前的10bitSARADC设计为例,高6位采用电容实现,低四位采用电阻实现。由于C0和C1~C5所接的电压都是Vref,所以低位电阻型DAC不会超额,也就是说该类型的DAC结构具有出色的单调性,这提高了ADC的ENOB。片上4位16档电阻型DAC的步进为187mv(设定VREF=3V),

8、这极大地降低了低位RES-DAC的设计难度。该结构的缺点是,电阻性DAC的电阻不能取值过小,否则电流会增加,不利于低功耗设计。相反,增加电阻降低功耗会导致该RES-DAC的响应速度降低,降低了该类型SARADC的转换速度。以上几点决定了该类型的SARADC不利于目前主流的高速、低功耗应用场合。但是目前我们的COST-DOWN方案的

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。