vivado下ibert使用指南设计

vivado下ibert使用指南设计

ID:34861535

大小:1.77 MB

页数:12页

时间:2019-03-12

vivado下ibert使用指南设计_第1页
vivado下ibert使用指南设计_第2页
vivado下ibert使用指南设计_第3页
vivado下ibert使用指南设计_第4页
vivado下ibert使用指南设计_第5页
资源描述:

《vivado下ibert使用指南设计》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实用标准VIVADO下IBERT使用指南第一部分生成IBERTIP及运行工程生成配置文件1.选择IP,选择FPGA版本,protocol数量(所有通道用一个速率的话一般只选择1个protocol),速率,参考时钟频率,通道数量和QuadPLL(大于6G的速率时必须选择)2.选择需要的Quad通道114和115,及参考时钟源,这里选择合用QUAD114的参考时钟文档实用标准3.时钟源选择QUAD_114_CLK0做为整个IP的系统时钟,当然这个需要根据硬件实际情况来选择。4.生成IP之后在IP的顶层右键点击OpenIPExam

2、pleDesign,然后会打开一个新的VIVADO界面。文档实用标准第二部分上板利用IBERT验证GTX管脚5.如果需要在ISE的ChipScope中查看IBERT时,直接点击ISE的ChipScope的Analyzer,然后点击链接->配置FPGA。如下图所示文档实用标准6.如果是要在VIVADO中查看Ibert,则需要打开HardwareSession,如下图所示7.点击Openanewhardwaretarget文档实用标准8.Openanewhardwaretarget界面点击Next9.不用更改,点击next文档实

3、用标准10.选择目标FPGA芯片点击next文档实用标准11.无需更改,点击next12.选择配置文件13.选择配置的FPGA,点击右上角createlinks文档实用标准14.点击+号将所有通路添加进去15.点击Next文档实用标准16.IBERT界面19.可将光标放在BERT栏上右键,就可以弹出菜单,根据需要添加或减去功能文档实用标准20.将TXPattern和RXPattern选为31bit与IP中设置相符21.点击AUTOREFRSSH可以看到各个通道的速率变化文档实用标准22.选择一路通道,右键选择createsc

4、an可以创建眼图。23.眼图文档实用标准文档

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。