路抢答器工作原理及其依据(最终打印版本)

路抢答器工作原理及其依据(最终打印版本)

ID:34839968

大小:356.00 KB

页数:17页

时间:2019-03-12

路抢答器工作原理及其依据(最终打印版本)_第1页
路抢答器工作原理及其依据(最终打印版本)_第2页
路抢答器工作原理及其依据(最终打印版本)_第3页
路抢答器工作原理及其依据(最终打印版本)_第4页
路抢答器工作原理及其依据(最终打印版本)_第5页
资源描述:

《路抢答器工作原理及其依据(最终打印版本)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、题目八路抢答器组员徐峰潘倩倩黄丹刘奎响陈卓_电工电子技术课程设计任务书姓名xxx班级08计科1班指导老师江老师设计课题:八路抢答器工作原理及其依据设计任务与要求查找一个感兴趣地电工电子技术应用电路,要求电子元件超过30~50个或以上,根据应用电路地功能,确定封面上地题目,然后完成以下任务:1、分析电路由几个部分组成,并用方框图对它进行整体描述;2、对电路地每个部分分别进行单独说明,画出对应地单元电路,分析电路原理、元件参数、所起地作用、以及与其他部分电路地关系等等;3、用简单地电路图绘图软件绘出整体电路图,在电路图中加上自己地班级名称、学号、姓名等信息;4、对整体电路原理

2、进行完整功能描述;5、列出标准地元件清单;设计步骤1、查阅相关资料,开始撰写设计说明书;2、先给出总体方案并对工作原理进行大致地说明;3、依次对各部分分别给出单元电路,并进行相应地原理、参数分析计算、功能以及与其他部分电路地关系等等说明;4、列出标准地元件清单;5、总体电路地绘制及总体电路原理相关说明;6、列出设计中所涉及地所有参考文献资料.设计说明书字数不得少于3000字.参考文献[1]阎石.数字电子电路.北京:高等教育出版社,1997.[2]谢自美.电子线路设计.实验.测试.武昌:华中科技大学出版社,2005.目录1、总体方案与原理说明................

3、.............................1矚慫润厲钐瘗睞枥庑赖。2、显示电路...............................................2聞創沟燴鐺險爱氇谴净。3、编码模块电路................................................3残骛楼諍锩瀨濟溆塹籟。1、减计时电路............................................4酽锕极額閉镇桧猪訣锥。2、秒脉冲产生电路...........................................

4、........6彈贸摄尔霁毙攬砖卤庑。3、总体电路原理相关说明......................................8謀荞抟箧飆鐸怼类蒋薔。4、总体电路原理图......................................10厦礴恳蹒骈時盡继價骚。5、元件清单..................................................11茕桢广鳓鯡选块网羈泪。参考文献............................................................13鹅娅尽損鹌惨歷茏鴛賴。设

5、计心得体会.......................................................14籟丛妈羥为贍偾蛏练淨。1.总体方案与原理说明本设计可实现八路带倒计时抢答功能,实现方法较为巧妙,同时在没有用可编程芯片地情况下总体电路较为简洁.设计主要由以下四大板块构成:預頌圣鉉儐歲龈讶骅籴。① 编号显示电路② 倒计时显示电路③ 脉冲信号产生电路④ 倒计时停止控制电路各个板块间互有反馈,很好地实现了该设计应该实现地功能流程图:142.显示电路本电路采用七段共阴级数码管显示,同时采用74LS48来译码驱动数码管.具体电路如图1:图1-数码管驱动电路表

6、1-74LS48真值表该模块原理很简单,74LS48三个控制端置相应地有效电平后,输出对应BCD码地七段显示码,74LS48真值表见表1.渗釤呛俨匀谔鱉调硯錦。143.编码模块电路该模块采用74LS1488-3线优先编码器来编码,由于是低电平触发,电路中应用10K上拉电阻,在触发端无动作时,输出为111,GS输出1;当触发端有动作时,输出相应编号地BCD码地反码,同时GS输出0.具体电路见图2:铙誅卧泻噦圣骋贶頂廡。图2-编码模块电路表2-74LS148真值表144.减计时电路本模块采用可预制地十进制同步加/减计数器74LS192,192地清除端是异步地.当清除端(CLR

7、)为高电平时,不管时钟端(CPD、CPU)状态如何,即可完成清除功能.192地预置是异步地.当置入控制端(~LOAD)为低电平时,不管时钟CP地状态如何,输出端(QA~QD)即可预置成与数据输入端(A~D)相一致地状态.192地计数是同步地,靠CPD、CPU同时加在4个触发器上而实现.在CPD、CPU上升沿作用下QA~QD同时变化,从而消除了异步计数器中出现地计数尖峰.当进行加计数或减计数时可分别利用CPD或CPU,此时另一个时钟应为高电平.当计数上溢出时,进位输出端(~CO)输出一个低电平脉冲,其宽度为CPU低电平部分地低电

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。