浅谈六十四位浮点乘加器的设计与实现

浅谈六十四位浮点乘加器的设计与实现

ID:34776096

大小:1.97 MB

页数:67页

时间:2019-03-10

浅谈六十四位浮点乘加器的设计与实现_第1页
浅谈六十四位浮点乘加器的设计与实现_第2页
浅谈六十四位浮点乘加器的设计与实现_第3页
浅谈六十四位浮点乘加器的设计与实现_第4页
浅谈六十四位浮点乘加器的设计与实现_第5页
资源描述:

《浅谈六十四位浮点乘加器的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、西北工业大学硕士学位论文六十四位浮点乘加器的设计与实现姓名:秦鹏申请学位级别:硕士专业:计算机系统结构指导教师:樊晓桠20030301西北工业大学硕士论文摘要本论文的研究内容是国防“十五”预研项目“专用高性能微处理器”的~部分。PowerPc603e微处理器系统由定点执行单元、浮点单元、指令f数据)Cache、总线接口单元、存储管理单元组成,以流水和超标量方式执行指令。本论文完成浮点单元的算法研究与实现、数据通路的设计与实现、控制通路的设计与实现、PowerPc603e系统的集成及FPU部分的验证,其中重点讨论FPU数据通路的设计与实现。本课题组设计的PowerPc603

2、e芯片,指令系统与Motorola公司的PowerPc603e兼容,而微体系结构采用自主设计的技术路线。采用Top--Down的高层次设计方法使用verilog语言在Sun工作站上运用VCS、CoverMeter迸行功能(时序)仿真,运用DesignCompiler进行综合布线,最终将后端交付第三方公司采用TsMCO.25微米工艺投片生产。本论文的研究工作包括:·对于PowerPc603eFPU中所采取算法的选择和验证:实现了除法/倒数、倒数平方根指令,优化了加法器面积。·FPU中数据通路的设计与实现,重点是一个64bit乘加器的实现,包括尾数部分:部分积产生和选择单元、

3、wallace压缩单元、16lbit右移对阶移位器、161bit加法器、161bit前导零判断逻辑和161bit左移规格化单元;指数部分:指数产生单元、指数选择单元和指数调整单元。·FPU中控制通路的设计与实现,重点是51条指令的译码,数据相关的处理,异常的处理以及舍入。·FPU的功能仿真,采用了3种方式进行功能仿真。·FPu综合中进行的编码优化,主要目的是提高设计的速度。·FPU的时序仿真。通过本论文的研究为设计具有自主知识产权的嵌入式微处理器积累了经验。关键词:PowerPc603e,FPU,数据通路,控制通路,功能仿真,时序仿真综合,ASIC堕!!三、业盔兰翌圭垒奎

4、垒!!!!堕AbstractTheworkinthisthesisispartofNational05’projectentitled‘‘ApplicationSpecifiedhighperformancemicroprocessor”.There,{tl-efivepartsinPowerPc603eTMmicroprocessor:IntegerExecutionUnit,FloatingPointUnit(FPU),Instruction(Data)Cache,BusInterfaceUnitandMemoryManageUnit.Theinstructionsa

5、reexecutedwithpipelineway.ThispaperstudiesFPU’Salgorithm,data—path,control-path,andimplementstheintegrationofthePowerPc603esystem.ThisthesismainlydiscussesthedesignandimplementationofthefloatingpointunitintheembeddedPowerPc603emicrorpocessor.Theresearchworkofthisthesismainlyincludes:·Sele

6、ctandverifysomealgorithmofPowerFc603e’sFPU.·Designandimplementionofthedata-pathofFPU,withemphasisindesigna64bitmultiply—addunit,WhichincludesthedesignofmantissaandexponentTothemantissa,therearesixparts:partproductsgenerateandselectunit,Wallacecompressunit,161bitrightshifiegt61bitadder’161

7、bitleadingzerodetectorand161bitleftshifleLTotheexponent,therearethreeparts:exponentgenerateunit,exponentselectunit,exponenta由ustunit.·Functionsimulationinthreeways.’CodingoptimizationforimprovingthespeedofFPU.·Timingsimulationforverifingthesetup/holdtime.PowerPc603e

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。